詳細(xì)闡述了一種用于嵌入式系統(tǒng)中的USB總線(xiàn)接口電路，該電路是基于USB專(zhuān)用芯片CH375實(shí)現(xiàn)的，并給出了系統(tǒng)硬件實(shí)現(xiàn)和應(yīng)用程序。實(shí)驗(yàn)結(jié)果表明，該電路具有成本低、可靠性高等特點(diǎn)，可方便地集成到各種嵌入式系統(tǒng)中。

　　接口電路設(shè)計(jì)：?jiǎn)纹瑱C(jī)與CH375芯片的連接方式有串行接口和并行接口兩種，串行接口連接方式雖然電路連接簡(jiǎn)單，不用擴(kuò)展使用外部地址空間，但其要遵循一定的通信協(xié)議，軟件設(shè)計(jì)較為復(fù)雜，并且傳輸速度較并行接口的傳輸速度要慢。對(duì)于大多數(shù)嵌入式系統(tǒng)應(yīng)用，因串口資源較少，而且擴(kuò)展外部地址空間技術(shù)非常成熟，故本接口電路采取了并口連接方式。其電路原理圖如圖2所示。

　　圖2 接口電路圖

　　圖2中的X8為USB接口插座，為了避免USB設(shè)備接入嵌入式系統(tǒng)時(shí)，工作電流突然加大，干擾嵌入式系統(tǒng)的正常運(yùn)行。在設(shè)計(jì)電路時(shí)，在靠近 USB接口插座的位置加了一個(gè)2歐姆的限流電阻，用于防止USB設(shè)備接入時(shí)電流過(guò)載；同時(shí)，在USB接口插座電源處加上一個(gè)100μF的電解電容，用于儲(chǔ)能和濾波，提高USB端口的帶載和抗干擾能力。

　　圖2中CH375的復(fù)位端（RSTI）與嵌入式系統(tǒng)復(fù)位信號(hào)（RESET）連接，從而保證嵌入式系統(tǒng)復(fù)位時(shí)CH375能同步復(fù)位；發(fā)送端 （TXD）決定芯片的工作方式，該引腳內(nèi)置弱上拉電阻，在復(fù)位期間輸入低電平則使能并口，懸空或輸入高電平則使能串口，本接口電路工作在并口方式，圖中發(fā)送端（TXD）直接接地；晶體振蕩的輸入端（XI）和反相輸出端（XO），外接12MHz的晶體及2個(gè)15pF的振蕩電容，為芯片提供工作時(shí)鐘；8位雙向數(shù)據(jù)總線(xiàn)（D0-D7）直接與嵌入式系統(tǒng)的低8位數(shù)據(jù)總線(xiàn)連接，用于兩者間的數(shù)據(jù)交換。讀選通輸入端（/RD）、寫(xiě)選通輸入端（/WR）、中斷請(qǐng)求輸出端 （/INT）分別與嵌入式系統(tǒng)的讀信號(hào)（/OE）、寫(xiě)信號(hào)（/WE）和外部中斷輸入端（/INT375）連接；片選控制輸入端（/CS）與嵌入式系統(tǒng)中譯碼器輸出端（/CS_USB）連接；地址線(xiàn)輸入端（A0）用于區(qū)分命令口與數(shù)據(jù)口，與系統(tǒng)地址線(xiàn)A0連接，以上控制信號(hào)用于控制芯片按照正確的時(shí)序工作。電路的其他一些電容主要用于電源的退藕和濾波，不再一一詳敘。