無線傳感器節(jié)點為物聯(lián)網(wǎng)(IoT)的發(fā)展提供了動力。無線傳感器節(jié)點的兩個最重要的方面是它們應該對其本地環(huán)境的變化做出反應并且能夠高效地存儲多年的單個電池充電 - 可能是傳感器的整個預期壽命。為了確保傳感器僅對重要變化做出反應，將會將越來越復雜的軟件下載到它們中。反過來，這需要高效的處理器，例如基于32位ARM®Cortex®-M架構(gòu)的處理器，或者對于更簡單的傳感器，需要改進版本的8位內(nèi)核，例如8051.

系統(tǒng)級功耗由許多變量決定，這些變量超出了處理器本身的功率效率。為了提高效率，低能耗MCU采用了許多智能外設來代表核心處理器控制硬件。這些外設在不同的時間運行，并且功率需求會在毫秒到毫秒的基礎上發(fā)生變化。他們需要靈活的電源架構(gòu)來支持這一點。

需要控制系統(tǒng)各個部分甚至集成到MCU本身的外設的原因是為了支持低占空比。占空比決定了MCU處理器在其使用壽命期間喚醒和處理數(shù)據(jù)的時間以及斷電和休眠的時間。低占空比很重要，因為系統(tǒng)內(nèi)的處理器幾乎所有時間都在睡覺，以節(jié)省能源。

低占空比策略已被證明在處理器的電表的設計中非常有效核心可能會睡眠整個生命周期的99%。它只喚醒傳感器輸入的數(shù)據(jù)，通常是在預定的時間或響應未安排的中斷。智能外設通過檢查輸入數(shù)據(jù)而無需喚醒處理器來支持此功能。只有超過閾值時，外設才會觸發(fā)中斷，使處理器處理環(huán)境變化。此策略可確保僅處理重大更改。那些意味著變化很小的東西可以在內(nèi)存中排隊并在處理器內(nèi)核因其他原因被喚醒時處理。

例如，在計量應用程序中，寄存器編碼器記錄天然氣的流量或水作為一系列脈沖。如果沒有硬件支持，MCU的處理器必須喚醒并采樣I/O引腳的狀態(tài)，以確定開關是打開還是關閉。如果它是物理簧片開關，則需要額外的處理來消除開關并管理上拉電阻以檢查它是否是有效脈沖并最小化通過閉合開關的電流消耗。

能量優(yōu)化方法是使用專用輸入捕獲定時器，該定時器可在器件處于睡眠模式時自動操作。開關閉合可以累積在硬件寄存器中，幾乎不需要軟件干預。諸如開關去抖動，上拉電阻管理和自校準等功能可以直接集成在硬件中。通過兩個定時器輸入，可以支持正交解碼功能來確定流向。這提供了回流檢測功能以及防篡改功能，這兩種功能都用于觸發(fā)讓處理器做出反應并發(fā)送警告消息的中斷。專用的低功耗輸入捕捉定時器在3.6 V時僅消耗400 nA，即使采樣率高達500 Hz，如果在軟件中執(zhí)行也超過1μA。

另一個例子是準備射頻傳輸?shù)南?。必須多次操作?shù)據(jù)。需要從儀表傳輸?shù)绞占鞯?0字節(jié)消息有效負載一旦由軟件準備就會暫時存儲在SRAM中。為了在目的地接收之后確保其完整性，計算循環(huán)冗余校驗(CRC)并將其附加在消息的末尾。然后，需要使用方案(例如曼徹斯特，3：6)對整個消息進行編碼，以提高傳輸可靠性。該編碼消息通過串行接口傳遞到無線電收發(fā)器。

專用數(shù)據(jù)包處理引擎(DPPE)可用于對收發(fā)器執(zhí)行CRC，編碼和中繼，遠比軟件更有效，允許處理器在發(fā)生時進入休眠狀態(tài)。使用DPPE不僅減少了執(zhí)行功能所需的時間，而且還減少了在此期間的電流消耗，因為不會訪問往往需要大量電流的閃存。相反，所有操作都在本地內(nèi)存上。在活動模式下，最終結(jié)果可以降低90%的功率。

圖1：數(shù)據(jù)包CRC和編碼任務的軟件和DPPE的執(zhí)行時間和電流消耗的比較。

提供設計人員通過多種方式降低壽命能耗，為此類應用設計的MCU提供了多種休眠模式，可以逐步從各種組件內(nèi)核中斷電，將其狀態(tài)存儲在非易失性存儲器或?qū)Ｓ玫牡托孤┘拇嫫髦校钡綆缀跛性O備都已斷電。例如，深度睡眠允許除了核心外設之外的所有外設(例如實時時鐘)斷電，這也消除了驅(qū)動片上邏輯時鐘的鎖相環(huán)等電路的需要。

< p>低能耗睡眠模式極大地延長了傳感器節(jié)點應用中的電池壽命，但是當MCU處于活動狀態(tài)時，可以進一步降低功耗。在活動期間，任何邏輯電路的功耗由公式CV²f給出，其中C是器件內(nèi)電路路徑的總電容，V是電源電壓，f是工作頻率。

為了最大化系統(tǒng)設計靈活性，MCU使用的工藝技術(shù)支持高達3.6 V的電壓。但是，由于在較低電壓下工作的能耗優(yōu)勢，內(nèi)部電路將使用可設置為1.8 V的電源甚至更少。由于實施起來相對簡單，大多數(shù)MCU供應商使用線性穩(wěn)壓器，通?；诘蛪翰?LDO)設計，將電池組的輸入電壓轉(zhuǎn)換為所需的內(nèi)部電源;但線性轉(zhuǎn)換器的簡單性與低效率有關。

系統(tǒng)內(nèi)需要多個LDO為MCU外部提供不同的外設，例如RF收發(fā)器，每個都可能是由電池直接供電。這種結(jié)構(gòu)的問題在于，例如，如果電池向內(nèi)部工作電壓為1.8 V的RF收發(fā)器提供3.6 V的電壓，則轉(zhuǎn)換效率僅為50%。當輸入電壓降至1.8 V時，可以采用1.8 V至3.6 V電壓的RF收發(fā)器將提高其電壓轉(zhuǎn)換效率。需要考慮MCU外部每個外設的這種影響。

圖2：基于LDO和DC/DC轉(zhuǎn)換器的MCU設計的能效比較。

Silicon Labs采用的方法諸如C8051F960或SiM3L1xx等MCU將采用開關DC/DC轉(zhuǎn)換器。切換轉(zhuǎn)換的使用導致更高的效率。該技術(shù)使用脈沖寬度調(diào)制(PWM)將電荷包饋送到輸出電路，該輸出電路使用電感器和電容器的組合將數(shù)據(jù)包平滑成適合于負載的恒定輸出電壓和電流。片外DC/DC轉(zhuǎn)換器可以執(zhí)行此功能，但這會增加系統(tǒng)的組件數(shù)。在尺寸方面受到挑戰(zhàn)時，系統(tǒng)可能無法承受這一點，這通常是傳感器節(jié)點的情況。

除了降低MCU的有源模式電流外，集成的高效DC/DC轉(zhuǎn)換器有助于減少系統(tǒng)其他部分的電流需求。通過將DC/DC轉(zhuǎn)換器的輸出電壓配置為由MCU控制并從MCU的電壓輸出線饋送的外部外設的最低可接受設置，可以最大限度地降低總功耗。對于外部RF收發(fā)器，外部電壓輸出可設置為1.8 V并降低其總電流需求。

集成DC/DC轉(zhuǎn)換器在電路級能量優(yōu)化方面提供了更多機會設計人員可以將電壓與性能進行權(quán)衡以適應目標應用。例如，EFM Pearl Gecko的能源管理單元可對片上穩(wěn)壓器進行可編程控制。這使得可以在電池電壓下降到足以影響轉(zhuǎn)換效率時關閉穩(wěn)壓器，并且在沒有中間轉(zhuǎn)換的情況下直接從電池驅(qū)動MCU電路更有意義。另一個使用的例子是在睡眠期間，其中一個更簡單的低電流轉(zhuǎn)換器僅驅(qū)動實時時鐘，以確保它在適當?shù)臅r間提供喚醒中斷。

圖3：EFM32 Pearl Gecko的內(nèi)部電壓架構(gòu)顯示旁路線。

某些電路繞過片上DC/DC轉(zhuǎn)換器以避免執(zhí)行雙轉(zhuǎn)換的問題。例如，閃存塊通常包含電荷泵，以在寫入操作期間向存儲器線提供所需的較高電壓。根據(jù)應用需要，模擬模塊也可以由直接電池供電或DC/DC轉(zhuǎn)換器驅(qū)動。例如，直接連接電池而不是開關穩(wěn)壓器將有助于降低模擬電路中的噪聲。

因此，具有集成功率轉(zhuǎn)換功能的MCU(如Silicon Labs系列中的那些)可提供此功能調(diào)整系統(tǒng)級能耗，提供更高效的傳感器節(jié)點和更長的電池壽命。