中小型變頻電機(jī)優(yōu)化電磁設(shè)計(jì)軟件開發(fā)

O 引 言 變頻調(diào)速異步電機(jī)由變頻裝置供電，由于變頻器的輸出電壓和電流中包含一系列的高次諧波，將使電機(jī)效率降低，溫升升高，低速運(yùn)行時產(chǎn)生轉(zhuǎn)矩脈動，高速運(yùn)行時產(chǎn)生較大的振動和噪聲。 變頻調(diào)速異步電機(jī)

基于對EPCS在線編程的FPGA可重構(gòu)方法

0 引言 可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開發(fā)的研究熱點(diǎn)，并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級模式，同時也實(shí)現(xiàn)了基于相同硬件系統(tǒng)的不同工作模式功能。在當(dāng)

Altera的Stratix 10 SoC的競爭者都有誰？

2013年10月30日，Altera公司在其SoC上進(jìn)行了重大發(fā)布，宣布將推出第三代處理器系統(tǒng)(下圖)，采用Intel 14nm三柵極工藝制造的Stratix 10 SoC器件將具有高性能四核64位ARM Cortex-A53處理器系統(tǒng)，并宣稱這與該器件中的浮

Actel低功耗FPGA伴隨波音787夢幻客機(jī)飛向藍(lán)天

愛特公司(Actel Corporation)宣布，其低功耗ProASIC®3 和 ProASICPLUS FPGA系列已被波音全新787 夢幻型 (Dreamliner) 商用客機(jī)的飛行關(guān)鍵性應(yīng)用所選用。這款商用飛機(jī)于2009年12月15日成功地完成了首次試飛，而客

一種基于FPGA的CAN總線通信接口的設(shè)計(jì)

基于FPGA的數(shù)字電子鐘設(shè)計(jì)

摘要：采用FPGA進(jìn)行的數(shù)字電路設(shè)計(jì)具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計(jì)的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計(jì)方案。該方案采用VHDL設(shè)計(jì)底層模塊，采用電路原理圖設(shè)計(jì)頂層系統(tǒng)。整個系統(tǒng)在

基于FPGA的單片機(jī)外圍接口電路設(shè)計(jì)

摘要：利用現(xiàn)場可編程門陣列 FPGA實(shí)現(xiàn)單片機(jī)的外設(shè)接口電路可以簡化單片機(jī)系統(tǒng)的硬件電路，提高系統(tǒng)的集成度、可靠性和系統(tǒng)設(shè)計(jì)的靈活性。本文介紹了基于 FPGA的單片機(jī)外設(shè)接口電路的基本設(shè)計(jì)方法，分別給出了各個功

方正科技初步完成PCB產(chǎn)業(yè)布局

6月8日，重慶方正PCB產(chǎn)業(yè)園投產(chǎn)儀式在重慶西永微電子工業(yè)園舉行，標(biāo)志著方正科技(600601)旗下的方正PCB初步完成了產(chǎn)業(yè)布局?！　?jù)了解，2008年，歐洲PCB產(chǎn)業(yè)出現(xiàn)五年來的首次衰退，而方正科技PCB卻逆勢增長，其銷售

NEC選擇Altera的28nm FPGA突出其在LTE市場上的競爭優(yōu)勢

21ic訊 Altera公司日前宣布，NEC將使用Altera的 28nm FPGA，進(jìn)一步提高了其長期發(fā)展(LTE)基站的性能，支持無線服務(wù)供應(yīng)商高效的管理他們的網(wǎng)絡(luò)。Altera Stratix® V和Cyclone® V FPGA推動了復(fù)雜算法的實(shí)現(xiàn)，

Quartus II軟件9.1(Altera)

Altera宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設(shè)計(jì)方面，業(yè)界性能和效能最好的軟件。與以前的軟件版本相比，Quartus II軟件9.1新特性和增強(qiáng)功能將編譯時間縮短了20％，編譯時間比競爭高

FPGA與處理器的集成會否成為推動摩爾定律發(fā)展的“黑天鵝”

在發(fā)現(xiàn)澳大利亞的黑天鵝之前，歐洲人認(rèn)為天鵝都是白色的，“黑天鵝”曾經(jīng)是歐洲人言談與寫作中的慣用語，用來指不可能存在的事物，但這個不可動搖的信念隨著第一只黑天鵝的出現(xiàn)而崩潰。隨機(jī)科學(xué)系教授Nass

畫PCB時，一些非常好的布線技巧

布線是PCB設(shè)計(jì)過程中技巧最細(xì)、限定最高的，即使布了十幾年布線的工程師也往往覺得自己不會布線，因?yàn)榭吹搅诵涡紊膯栴}，知道了這根線布了出去就會導(dǎo)致什么惡果，所以，就變的不知道怎么布了。

基于FPGA的信號發(fā)生器設(shè)計(jì)

Cadence Allegro 16.6 實(shí)現(xiàn)效率與實(shí)用性提升

Cadence已經(jīng)有能力通過Allegro工具，解決與小型/輕薄型消費(fèi)電子產(chǎn)品IC封裝有關(guān)的挑戰(zhàn)。Allegro 16.6解決方案支持一種新的數(shù)據(jù)格式，支持腔體，實(shí)現(xiàn)功能改進(jìn)，比如DRC與3D查看，支持芯片放置在腔體內(nèi)。全新直觀的鍵合線應(yīng)用模式可通過專注于特定的焊線工藝提升產(chǎn)能。Cadence Allegro套件可實(shí)現(xiàn)高效率的WLCSP流程，可讀寫更簡練的GDSII數(shù)據(jù)。全新的高級封裝布線器基于Sigrity™技術(shù)，可大大加快封裝的底層互聯(lián)實(shí)現(xiàn)。最后，封裝評估、模型提取、信號與功率完整性分析，也是基于Sigrity技術(shù)，都已經(jīng)被集成到Allegro 16.6解決方案。這使得IC封裝設(shè)計(jì)中需要確認(rèn)及簽署的分析結(jié)果更加容易和快捷。

LVDS信號的PCB設(shè)計(jì)和仿真分析

摘要 在傳統(tǒng)并行同步數(shù)字信號的數(shù)位和速率將要達(dá)到極限的情況下，開始轉(zhuǎn)向從高速串行信號尋找出路，其中以低壓差分信號(LVDS)應(yīng)用最廣泛。文中以基于FPGA設(shè)計(jì)的高速信號下載器為例，從LVDS的PCB設(shè)計(jì)，約束設(shè)置和信號