向高端性能逆襲 Altium Designer 14和Design Vault發(fā)布

“在EDA工具市場的金字塔中正呈現(xiàn)一種趨勢，首先從底層，越來越多的用戶不甘心僅僅用一些免費的軟件，他們希望隨著應(yīng)用層面的提高，能夠得到更好的工具支持;而在另外一端，在高端市場上有這樣一些應(yīng)用，隨著這個

Protel DXP 詳細(xì)教程（五）：設(shè)置新的設(shè)計規(guī)則

Protel DXP的PCB編輯器是一個規(guī)則驅(qū)動環(huán)境。這意味著，當(dāng)你在PCB編輯器中工作并執(zhí)行那些改變設(shè)計的操作時，如放置導(dǎo)線、移動元件、或自動布線，PCB編輯器將一直監(jiān)視每一個操作并檢查設(shè)計是否仍然滿足設(shè)計規(guī)則。在你開

用protel99se畫pcb的基本步驟和心得體會

1.畫原理圖 New schematic事先想好電路板要實現(xiàn)什么功能、實現(xiàn)這些功能都需要什么器件、規(guī)劃好芯片的管腳分配之后，就可以按規(guī)劃畫原理圖了。但規(guī)劃也只是大概的規(guī)劃，除非想得特別周全和仔細(xì)，否則在畫pcb時根據(jù)走

如何從PSPICE過渡到Multisim？

基于Multisim的數(shù)字時鐘設(shè)計

作者：劉允峰 加強實驗教學(xué)、提高動手能力與創(chuàng)新能力是高等教育的教學(xué)重點。伴隨著電子技術(shù)的快速發(fā)展，元器件、設(shè)備儀器不斷更新，現(xiàn)有的實驗室條件無法滿足各種電路設(shè)計、調(diào)試要求，尤其綜合性、創(chuàng)新性實驗需要

Altera發(fā)布Stratix 10 SoC中的四核64位ARM Cortex-A53

21ic訊 Altera公司宣布其采用Intel 14nm三柵極工藝制造的Stratix 10 SoC器件將具有高性能四核64位ARM Cortex™-A53處理器系統(tǒng)，這與該器件中的浮點數(shù)字信號處理(DSP)模塊和高性能FPGA架構(gòu)相得益彰。與包括OpenC

簡述DDS原理及其基于FPGA的實現(xiàn)

DDS同 DSP（數(shù)字信號處理）一樣，是一項關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點，廣

Altera發(fā)布新款100G以太網(wǎng)和Interlaken IP內(nèi)核

21ic訊 Altera公司今天宣布，公司MegaCore IP庫新增四款同類最佳的知識產(chǎn)權(quán)(IP)內(nèi)核，進(jìn)一步增強了IP內(nèi)核系列產(chǎn)品。這些同類最佳的新IP內(nèi)核包括超高性能和超低延時100G Interlaken、100G以太網(wǎng)、40G以太網(wǎng)和10G以太網(wǎng)

基于Actel FPGA的PWM IP的應(yīng)用

　脈沖寬度調(diào)制(PWM)是英文“Pluse Width Modulation”的縮寫，簡稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，根據(jù)相應(yīng)的載荷的變化來調(diào)制晶體管柵極或基極的偏置，來實現(xiàn)開關(guān)

降低噪聲與電磁干擾的PCB設(shè)計竅門

電子設(shè)備的靈敏度越來越高，這要求設(shè)備的抗干擾能力也越來越強，因此PCB設(shè)計也變得更加困難，如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點問題之一。本文將介紹PCB設(shè)計中降低噪聲與電磁干擾的一些小竅門。下面

基于EasyEDA平臺設(shè)計FM1188消回音調(diào)試板

最近有在做一些對講設(shè)備，測試的時候，每次對著麥克風(fēng)講完話，總能從面前的喇叭上聽到自己講的話。想起偶爾打電話的時候也會出現(xiàn)相似的情況，就是不知道為什么電話里有自己的講話聲，之前只覺得電話出問題了，或者是信號串了之類的，沒思考過。這回是面對面碰到了這種現(xiàn)象，了解后才知道這個是對講系統(tǒng)設(shè)計中最棘手的問題之一，回音問題。經(jīng)過一段時間與回音問題的抗?fàn)?，積累了不少回音消除方面的經(jīng)驗，而今天就將這些經(jīng)驗分享給大伙，主要是其中用到的一款消回音調(diào)試板。

在allegro中如何更換元件封裝

在allegro中，由于元件的封裝出現(xiàn)了錯誤，需要修改元件封裝，這時需要執(zhí)行下面二步1、第一步先在allegro中打開需要修改的元件封裝dra,修改完后保存，如果是要換成另一個封裝或者全部新建來更新，請保證元件名與原來一

IC是什么？

使用 PlanAhead Design 工具提高設(shè)計性能

PlanAhead 軟件提供了一種解決方案越來越多的客戶在賽靈思® PlanAhead™ 設(shè)計分析工具提供的層次化設(shè)計方法學(xué)中找到解決方案。PlanAhead 軟件為 FPGA 設(shè)計流程增加了可視性和控制。通過解決物理方面(介于邏

萊迪思宣布推出針對微型系統(tǒng)的世界上最小的FPGA

21ic訊 萊迪思半導(dǎo)體公司日前宣布推出iCE40 LP384 FPGA，超低密度FPGA擴(kuò)展的iCE40系列的最小器件。能夠使設(shè)計人員快速地添加新的功能，使成本敏感、空間受限、低功耗的產(chǎn)品差異化，新的小尺寸FPGA對許多應(yīng)用是理想的