在不久前于美國舊金山舉行的國際電子組件會議(IEDM)上，不少有關(guān)先進(jìn)邏輯制程技術(shù)的論文發(fā)表都著重在32納米節(jié)點，只有IBM等少數(shù)公司發(fā)表了幾篇22納米技術(shù)論文；事實上，不少領(lǐng)先半導(dǎo)體大廠都在進(jìn)行22納米制程的研發(fā)，究竟在這個領(lǐng)域有哪些技術(shù)挑戰(zhàn)？

以下是由Semiconductor Insights分析師Xu Chang、Vu Ho、Ramesh Kuchibhatla與Don Scansen所列出的15大22納米制程節(jié)點技術(shù)挑戰(zhàn)，僅供參考(Semiconductor Insights隸屬EETimes美國版母公司United Business Media旗下)：

1. 成本與負(fù)擔(dān)能力

IC生產(chǎn)所需的研發(fā)、制程技術(shù)、可制造性設(shè)計(DFM)等部分的成本不斷飛升，而最大的問題就是，邁入22納米節(jié)點之后，量產(chǎn)規(guī)模是否能達(dá)到經(jīng)濟(jì)平衡？

2. 微縮(Scaling)

制程微縮已經(jīng)接近極限，所以下一步是否該改變電路(channel)材料？迄今為止，大多數(shù)的研究都是電路以外的題材，也讓這個問題變得純粹。鍺(germanium)是不少人看好的電路材料，具備能因應(yīng)所需能隙(bandgap)的大量潛力。

3. 微影技術(shù)

新一代的技術(shù)包括超紫外光(extreme ultraviolet，EUV)與無光罩電子束微影(maskless electron-beam lithography)等，都還無法量產(chǎn)。不過193納米浸潤式微影技術(shù)將在雙圖案(double patterning)微影的協(xié)助下，延伸至22納米制程。

4. 晶體管架構(gòu)

平面組件(Planar devices)很可能延伸至22納米節(jié)點；不過多閘極MOSFET例如英特爾(Intel)的三閘晶體管(tri-gate transistor)，以及IBM的FinFET，則面臨寄生電容、電阻等挑戰(zhàn)。

5. 塊狀硅(Bulk silicon)或絕緣上覆硅(SOI)

在22納米制程用塊狀硅還是SOI好？目前還不清楚，也許兩種都可以。

6.高介電常數(shù)金屬閘極

取代性的閘極整合方案，將因較狹窄的閘極長度而面臨挑戰(zhàn)；為縮減等效氧化層厚度(equivalent oxide thickness，EOT)，將會需要用到氧化鋯(Zirconium oxide)。

7. 應(yīng)力(Strain)技術(shù)

應(yīng)變記憶技術(shù)(stress memorization techniques，SMT)、拉伸應(yīng)力工具(tensile stress liner)等各種技術(shù)目前已經(jīng)獲得應(yīng)用，嵌入式Si-C也可能需要用以改善NMOS電流驅(qū)動。嵌入式硅鍺(SiGe)、壓縮應(yīng)力工具以及電路基板定位，則需要用以提升PMOS性能。

8. 夾層電介質(zhì)(Interlayer dielectric)

超低介電常數(shù)(Ultra low-k)電介質(zhì)或氣隙(air gap)技術(shù)，以及新一代的銅阻障技術(shù)都是有必要的。將K值近一步由2.6降低到2.2，也是降低偶合電容所必須。還需要多孔碳摻雜氧化材料(Porous carbon-doped oxide materials)。

9. NMOS與PMOS的超淺接面(ultra shallow junctions)

需要離子植入(ion implantation)以及快速瞬間退火(anneal)等技術(shù)。

10. 先進(jìn)的銅導(dǎo)線劃線工具

為改善銅導(dǎo)線的性能，需要先進(jìn)的劃線工具(liner)與覆蓋層(capping layer)。

11. 寄生電容與電阻

這會是很大的挑戰(zhàn)，也許會需要升高源漏極(elevated sourcedrain)、先進(jìn)硅化物、金屬源漏極，以及鑲嵌式銅觸點(damascene copper contact)。

12. 嵌入式內(nèi)存

零電容隨機(jī)存取內(nèi)存(Zero capacitor RAM，ZRAM)是一個熱門研究題材，不過還不到量產(chǎn)階段；傳統(tǒng)的6T SRAM將延伸至22納米制程。

13. 組件電路相互干擾

這也會是個很大的挑戰(zhàn)；相關(guān)問題包括親微影(litho-friendly)電路布局、制程變異 vs. 電路性能，以及可制造性設(shè)計(DFM)的考慮。

14. 變異性(Variability)

挑戰(zhàn)包括閘極線邊緣粗糙度(line-edge roughness)、通道雜質(zhì)控制，以及SRAM的靜電干擾極限。

15. 標(biāo)線(reticle)與晶圓校準(zhǔn)

這是22納米制程的殺手級缺陷挑戰(zhàn)。

除了以上的15大挑戰(zhàn)，22納米制程技術(shù)還有其它需要克服的障礙，包括電子遷移率的提升、 短通道效應(yīng)(Short channel effect)等。