欲知詳情,請(qǐng)下載word文檔
下載文檔
本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
數(shù)字濾波器是由數(shù)字乘法器、加法器和延時(shí)單元組成的一種算法或裝置。數(shù)字濾波器的功能是對(duì)輸入離散信號(hào)的數(shù)字代碼進(jìn)行運(yùn)算處理,以達(dá)到改變信號(hào)頻譜的目的。
關(guān)鍵字:
數(shù)字濾波器
乘法器
加法器
乘法器在通信電路中的應(yīng)用
普通振幅調(diào)制
雙邊帶調(diào)制
單邊帶調(diào)制
單邊帶調(diào)幅解調(diào)
關(guān)鍵字:
乘法器
將模擬乘法器和高邊電流檢測(cè)放大器相結(jié)合,能夠在筆記本電腦或其他便攜儀器中實(shí)現(xiàn)電池充、放電電流的測(cè)量。本文討論將ADC的基準(zhǔn)電壓加到模擬乘法器的一個(gè)輸入端,以提高電流
關(guān)鍵字:
乘法器
模擬
電流檢測(cè)
電源技術(shù)解析
本文提出了一種高頻四象限電流乘法器。該乘法器電路結(jié)構(gòu)對(duì)稱。提出的乘法器電路工作在±1.18 V的電源電壓下。由于從輸人端到地的低寄生電容,該電路可以工作在高頻條
關(guān)鍵字:
乘法器
電源技術(shù)解析
電源電壓
高頻四象限電流
隨著家庭用電設(shè)備越來越多,大量的電流諧波分量倒流入電網(wǎng),造成電網(wǎng)的諧波“污染”。為了抑制這些電流諧波分量,采用功率因素校正技術(shù)(PFC)。目前對(duì)功率因素校
關(guān)鍵字:
pfc
乘法器
模擬
電源技術(shù)解析
摘要:設(shè)計(jì)了一種支持IEEE754浮點(diǎn)標(biāo)準(zhǔn)的32位高速流水線結(jié)構(gòu)浮點(diǎn)乘法器。該乘法器采用新型的基4布思算法,改進(jìn)的4:2壓縮結(jié)構(gòu)和部分積求和電路,完成Carry Save形式的部分積壓縮,再由Carry Look-ahe...
關(guān)鍵字:
乘法器
流水線
浮點(diǎn)
為什么不能將乘法器用作調(diào)制器或混頻器?它們不是一回事嗎?并非如此,了解它們之間的區(qū)別十分重要。乘法器有兩個(gè)模擬輸入,輸出與兩個(gè)輸入幅度的乘積成比例。VOUT = K × VIN1 &time...
關(guān)鍵字:
乘法器
調(diào)制器
OS
SIGNAL
雖然許多有關(guān)調(diào)制的描述都將其描繪成一種乘法過程,但實(shí)際情況更為復(fù)雜。 首先,為清晰起見,若信號(hào)Acos(ωt)和未調(diào)制的載波cos(ωt)施加于理想乘法器的兩
關(guān)鍵字:
乘法器
調(diào)制器
OS
BSP
近年來,隨著集成芯片制造技術(shù)的發(fā)展,可編程邏輯器件(PLD)在速度和集成度兩方面得到了飛速提高。由于它具有功耗低、體積小、集成度高、速度快、開發(fā)周期短、費(fèi)用低、用戶可定義功能及可重復(fù)編程和擦寫等許多優(yōu)點(diǎn),應(yīng)
關(guān)鍵字:
CPLD
STRATIX
FIR濾波器
乘法器
如圖所示為有負(fù)載驅(qū)動(dòng)能力的乘法電路。由乘法器MPY600和高速緩沖器OPA633組成具有負(fù)載驅(qū)動(dòng)能力的乘法器電路如圖(a)所示,其輸入輸出關(guān)系為:Vo=VxVy/2Vo輸出的電壓經(jīng)高速緩沖器OPA633后輸出,可帶動(dòng)有容...
關(guān)鍵字:
電路圖
乘法器
電路
HZ
修正穩(wěn)定時(shí)間電路可獲得它聲稱的性能。這些修正可粗略地分為四種預(yù)定類別。它們是:電流開關(guān)橋驅(qū)動(dòng)脈沖整形,電路延遲,采樣門脈沖純度,以及采樣門饋通/dc 調(diào)整。修正工作需要相當(dāng)仔細(xì)地挑選儀器,還要有謹(jǐn)慎的寬
關(guān)鍵字:
定時(shí)
電路
乘法器
O 引言 電路中的功率消耗源主要有以下幾種:由邏輯轉(zhuǎn)換引起的邏輯門對(duì)負(fù)載電容充、放電引起的功率消耗;由邏輯門中瞬時(shí)短路電流引起的功率消耗;由器件的漏電流引起的消耗,并且每引進(jìn)一次新的制造技術(shù)會(huì)導(dǎo)致漏電流
關(guān)鍵字:
CMOS
乘法器
電路設(shè)計(jì)
BSP
標(biāo)簽:FPGA 無線基站基于WiMax及其派生標(biāo)準(zhǔn)的新興寬帶無線協(xié)議需要越來越高的吞吐量和數(shù)據(jù)速率。這些協(xié)議提出的快速芯片速率和數(shù)字射頻處理可以在使用FPGA方案的硬件上得到最佳的實(shí)現(xiàn)。FPGA非常適合作為高性能、高性
關(guān)鍵字:
FPGA
乘法器
無線基站
變頻器
LED驅(qū)動(dòng)電源目前正朝著高功率因數(shù)、高輸出電流精度、高效率、高可靠性和低成本、小尺寸方向發(fā)展,因此,帶PFC(功率因數(shù)校正)的原邊電流反饋 準(zhǔn)諧振技術(shù)方案已漸漸成為市場(chǎng)主流?,F(xiàn)有的照明用LED驅(qū)動(dòng)電源目前標(biāo)準(zhǔn)仍有
關(guān)鍵字:
LED驅(qū)動(dòng)
BSP
PFC
乘法器
修正穩(wěn)定時(shí)間電路可獲得它聲稱的性能。這些修正可粗略地分為四種預(yù)定類別。它們是:電流開關(guān)橋驅(qū)動(dòng)脈沖整形,電路延遲,采樣門脈沖純度,以及采樣門饋通/dc 調(diào)整。修正工作需要相當(dāng)仔細(xì)地挑選儀器,還要有謹(jǐn)慎的寬
關(guān)鍵字:
定時(shí)
電路
乘法器
0引言四象限模擬乘法器是模擬信號(hào)處理系統(tǒng)中的基本的組成單元,它被廣泛地應(yīng)用于調(diào)制與解調(diào)、檢波、頻率變換、自動(dòng)增益控制、模糊系統(tǒng)和神經(jīng)網(wǎng)絡(luò)等許多模擬信號(hào)處理電路中。已有一些CMOS四象限電流乘法器被提出,歸納
關(guān)鍵字:
乘法器
電流
電路設(shè)計(jì)
IO
摘要:設(shè)計(jì)了一款嵌入FPGA的乘法器,該乘法器能夠滿足兩個(gè)18 b有符號(hào)或17 b無符號(hào)數(shù)的乘法運(yùn)算。該設(shè)計(jì)基于改進(jìn)的布斯算法,提出了一種新的布斯譯碼和部分積結(jié)構(gòu),并對(duì)9-2壓縮樹和超前進(jìn)位加法器進(jìn)行了優(yōu)化。該乘法器
關(guān)鍵字:
FPGA
乘法器
嵌入式
加法器