電路功能與優(yōu)勢(shì)

圖1中所示電路可產(chǎn)生高壓信號(hào)，用于控制BST（鈦酸鋇鍶）電容的電容量。只需向正確的端子施加0 V與30 V的電壓，便可改變BST電容量。這樣，電介質(zhì)厚度改變，因此電容量改變。BST常用于調(diào)諧天線陣列和可調(diào)濾波器。尤其對(duì)于這些調(diào)諧應(yīng)用具有明顯優(yōu)勢(shì)，例如，補(bǔ)償組件容差誤差、精密調(diào)諧濾波器截止頻率或者針對(duì)可調(diào)天線進(jìn)行網(wǎng)絡(luò)阻抗匹配。

此類應(yīng)用需要一個(gè)方便、緊湊、低成本的電路來(lái)產(chǎn)生高壓電源，僅為了該功能添加獨(dú)立電源通常并不實(shí)用。圖1中的電路采用ADP1613 升壓轉(zhuǎn)換器和 AD5504 30 V/60 V DAC便滿足了上述要求。升壓調(diào)節(jié)器電路的總電路板面積僅為43 mm2。ADP1613提供8引腳MSOP封裝，AD5504提供16引腳TSSOP封裝。

升壓電路也可用于LED驅(qū)動(dòng)器應(yīng)用，以及在光學(xué)通信系統(tǒng)中提供接收機(jī)偏置電壓。

 
圖1.升壓電源和高壓DAC為BST電容提供調(diào)諧信號(hào)（簡(jiǎn)化示意圖：未顯示所有連接）

電路描述

該電路可以用3 V (VDD) 電源，BST電容需要超過(guò)20 V的電壓以實(shí)現(xiàn)完全控制。兩個(gè)主電路模塊是ADP1613升壓開(kāi)關(guān)轉(zhuǎn)換器和AD5504高壓DAC。電路圖如圖1所示。

ADP1613是一款升壓DC-DC開(kāi)關(guān)轉(zhuǎn)換器，集成了功率開(kāi)關(guān)，能夠提供高達(dá)20 V的輸出。使用其他外部組件后可實(shí)現(xiàn)更高的輸出電壓。ADP1613具有可調(diào)軟啟動(dòng)功能，可防止器件使能時(shí)產(chǎn)生浪涌電流。引腳可選的開(kāi)關(guān)頻率和PWM電流模式架構(gòu)能提供簡(jiǎn)便的噪聲濾波和出色的瞬態(tài)響應(yīng)。圍繞ADP1613連接的組件可從3 V輸入產(chǎn)生32 V輸出。

The ADIsimPower™ 設(shè)計(jì)工具為設(shè)計(jì)人員提供了一種根據(jù)輸入和輸出要求決定適當(dāng)組件的簡(jiǎn)單方法。圖1所示的ADP1613電路設(shè)計(jì)使用ADIsimPower的“最低成本”選項(xiàng)，采用3 V輸入電壓、32 V輸出電壓和40 mA負(fù)載電流。
 
ADIsimPower設(shè)計(jì)文件包含物料清單、詳細(xì)原理圖、波特圖、效率曲線圖、瞬態(tài)響應(yīng)以及建議電路板布局。

ADP1613的32 V輸出用作AD5504的電源。AD5504是一款四通道、12位DAC，能夠提供最高60 V的輸出電壓。AD5504的滿量程輸出由R_SEL 引腳狀態(tài)決定。該應(yīng)用中，R_SEL 連接至VDD，因此選擇30 V的滿量程輸出。AD5504由兼容3 V邏輯的串行接口控制。通過(guò)串行接口寫入適當(dāng)?shù)腄AC寄存器，便可改變DAC輸出。發(fā)送脈沖將負(fù)載DAC((LDAC))引腳拉低，可同時(shí)更新多個(gè)DAC，從而可同時(shí)改變?nèi)克膫€(gè)BST電容。

使用圖1所示的電路，可產(chǎn)生最高30 V的DAC輸出電壓。輸出電壓用于設(shè)置BST電容的偏置電壓，進(jìn)而調(diào)節(jié)天線響應(yīng)。圖2顯示用作可調(diào)匹配網(wǎng)絡(luò)的BST電容等效電路，圖3顯示BST電容與偏置電壓和所產(chǎn)生天線響應(yīng)的傳遞函數(shù)關(guān)系。

圖2.BST電容等效電路

在任何注重精度的電路中，必須仔細(xì)考慮電路板上的電源和接地回路布局。包含本電路的印刷電路板(PCB)應(yīng)將模擬部分與數(shù)字部分分離。如果該電路所在系統(tǒng)中有其它器件要求AGND至DGND連接，則只能在一個(gè)點(diǎn)上進(jìn)行連接。該接地點(diǎn)應(yīng)盡可能靠近AD5504。本電路應(yīng)該采用具有較大面積接地層和電源層的多層PCB。
 
AD5504的電源應(yīng)使用10 μF和0.1 μF電容進(jìn)行旁路。這些電容應(yīng)盡可能靠近該器件，0.1 μF電容最好正對(duì)著該器件。10 μF電容應(yīng)為鉭珠型或陶瓷型電容。0.1 μF電容必須具有低等效串聯(lián)電阻(ESR)和低等效串聯(lián)電感(ESL)，普通陶瓷型電容通常具有這些特性。針對(duì)內(nèi)部邏輯開(kāi)關(guān)引起的瞬態(tài)電流所導(dǎo)致的高頻，該0.1 μF電容可提供低阻抗接地路徑。

電源走線應(yīng)盡可能寬，以提供低阻抗路徑，并減小電源線路上的毛刺效應(yīng)。時(shí)鐘和其它快速開(kāi)關(guān)的數(shù)字信號(hào)應(yīng)通過(guò)數(shù)字地將其與電路板上的其它器件屏蔽開(kāi)。
 

圖3：偏置電壓與BST電容和所產(chǎn)生天線響應(yīng)的關(guān)系

常見(jiàn)變化

根據(jù)系統(tǒng)要求，可以使用其它升壓調(diào)節(jié)器代替。

電路評(píng)估和測(cè)試

圖1的電路通過(guò)對(duì)VDD施加3 V電源進(jìn)行測(cè)試。這將為AD5504提供32 V電源（可在引腳14上測(cè)量），同時(shí)為AD5504提供VLOGIC電源。微控制器、DSP或FPGA用于給AD5504提供適當(dāng)?shù)臄?shù)字接口信號(hào)。

正常工作時(shí)，CLR 應(yīng)為高電平。 SYNC、SCLK和SDATA應(yīng)按照AD5504數(shù)據(jù)手冊(cè)所述進(jìn)行操作，以向AD5504的各個(gè)寄存器寫入數(shù)據(jù)。向LDAC為低電平的DAC寄存器寫入數(shù)據(jù)時(shí)，相應(yīng)輸出會(huì)立即更新。向LDAC為高電平的DAC寄存器寫入數(shù)據(jù)時(shí)，DAC輸出將保持其當(dāng)前值，直至發(fā)送脈沖將LDAC拉低。