信號(hào)處理是連接現(xiàn)實(shí)世界和數(shù)字運(yùn)算世界的橋梁。隨著用數(shù)字信號(hào)處理實(shí)現(xiàn)的算法變得日益復(fù)雜，對(duì)這些算法的性能要求呈指數(shù)上升。針對(duì)成本敏感的大批量設(shè)備，比如蜂窩電話、機(jī)頂盒和電腦圖形卡等，這一要求正在大力推動(dòng)非常特殊的特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)的開(kāi)發(fā)。然而對(duì)許多其它設(shè)備來(lái)說(shuō)，實(shí)現(xiàn)高性能數(shù)字信號(hào)處理的唯一選擇是通用數(shù)字信號(hào)處理器(DSP)以及最新的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。

這些設(shè)備中有許多是采用DSP實(shí)現(xiàn)的。雖然DSP可以通過(guò)軟件進(jìn)行編程，但DSP硬件架構(gòu)很不靈活。DSP的性能受很多固定硬件架構(gòu)的限制，如總線性能瓶頸、固定數(shù)量的乘法累加(MAC)模塊、固定存儲(chǔ)器、固定硬件加速模塊和固定數(shù)據(jù)帶寬等。因此DSP的這種固定硬件架構(gòu)對(duì)于許多要求定制DSP功能實(shí)現(xiàn)的應(yīng)用來(lái)說(shuō)并不適用。

FPGA可以為實(shí)現(xiàn)傳統(tǒng)DSP應(yīng)用提供可重配置解決方案，并能比DSP提供更高的吞吐量和原始數(shù)據(jù)處理能力。由于FPGA的硬件是可配置的，因此它能在提供完整的硬件定制功能的同時(shí)實(shí)現(xiàn)各種DSP應(yīng)用。用FPGA實(shí)現(xiàn)的DSP系統(tǒng)可以具有定制的架構(gòu)、定制的總線結(jié)構(gòu)、定制的存儲(chǔ)器、定制的硬件加速模塊和可變數(shù)量的MAC模塊。

自從新千年伊始，F(xiàn)PGA就已經(jīng)擁有了專用數(shù)字信號(hào)處理(DSP)功能。過(guò)去六年來(lái)，F(xiàn)PGA提供的DSP性能已經(jīng)提高了16倍之多，達(dá)到每秒500千兆次乘法-累加操作(GMACS)。在相同時(shí)期內(nèi)，數(shù)字信號(hào)處理器的性能只從1.6GMACS提高到了目前的8GMACS。許多設(shè)備只需要少量的DSP性能，相當(dāng)于類(lèi)似Altera公司Cyclone II的FPGA提供的性能。不過(guò)，對(duì)于要求許多數(shù)字信號(hào)處理器的高性能設(shè)備來(lái)說(shuō)，單個(gè)Altera Stratix III FPGA也能替代這些處理器，從而不僅能夠提供超過(guò)等效的DSP性能，還能顯著地減少系統(tǒng)功耗、以及電路板面積和成本。

對(duì)高性能DSP需求的關(guān)鍵驅(qū)動(dòng)力來(lái)自無(wú)線通信基礎(chǔ)設(shè)施、視頻廣播設(shè)備、醫(yī)療成像和軍事應(yīng)用。FPGA已經(jīng)成為能夠滿足這些要求的首選可編程DSP平臺(tái)。

第三代通信基站平臺(tái)是需要使用大量DSP的系統(tǒng)之一，它包括了一塊射頻卡和一塊通道卡以及兩個(gè)主處理區(qū)。第三代無(wú)線通信產(chǎn)品大部分是寬帶產(chǎn)品，因此其射頻元件通常工作在線性范圍之外。先進(jìn)的算法有助于滿足遠(yuǎn)高于傳統(tǒng)數(shù)字信號(hào)處理器能力的處理要求。無(wú)線基礎(chǔ)設(shè)施中的主要設(shè)備現(xiàn)主要依靠FPGA實(shí)現(xiàn)射頻線性化處理。



圖1：近年來(lái)FPGA與DSP性能的演變情況。

FPGA成為首選處理平臺(tái)的另外一個(gè)領(lǐng)域是WiMAX基帶處理設(shè)備，它所采用的正交頻分復(fù)用(OFDM)技術(shù)的巨大運(yùn)算要求只能用特殊應(yīng)用集成電路(ASIC)或FPGA才能滿足。由于ASIC太貴，開(kāi)發(fā)風(fēng)險(xiǎn)很大，因此FPGA成為了WiMAX市場(chǎng)的贏家。

使FPGA成為DSP領(lǐng)域理想解決方案的關(guān)鍵性能是什么？大量的乘法器、高的片上存儲(chǔ)器帶寬、大量I/O帶寬以及由于可編程邏輯帶來(lái)的獨(dú)特且完全靈活的FPGA架構(gòu)都確保了沒(méi)有其它可編程技術(shù)可以提供相同的DSP性能。與其它半導(dǎo)體解決方案相比，F(xiàn)PGA可以在更低的功耗下提供最高性能的可編程DSP功能，同時(shí)還能降低系統(tǒng)成本和減小電路板面積。

系統(tǒng)設(shè)計(jì)師可以用一片或幾片F(xiàn)PGA開(kāi)發(fā)出一塊原本要數(shù)十塊DSP和可能多塊電路板才能實(shí)現(xiàn)的電路板。因?yàn)镕PGA支持在相同封裝內(nèi)的縱向移植，因此可以在無(wú)需多電路板設(shè)計(jì)的條件下很容易將單板和系統(tǒng)設(shè)計(jì)從低端功能升級(jí)到最高功能。這種靈活性是很大的優(yōu)勢(shì)，因?yàn)樗軠p小產(chǎn)品線工程設(shè)計(jì)和驗(yàn)證成本。



圖2. 第三代通信基站處理架構(gòu)方框圖。

FPGA DSP有哪些新功能呢？隨著Stratix III FPGA系列器件的推出，DSP功能也有了新的發(fā)展，比如密度翻倍、性能顯著提升、功耗顯著降低，I/O性能也得到了增強(qiáng)，DSP模塊有了重大創(chuàng)新。

增加DSP模塊中的片上乘法器數(shù)量(最多是896個(gè)18×18乘法器)是重大的創(chuàng)舉。它允許在更少的硅片面積中封裝更多的乘法器，同時(shí)能降低功耗。DSP模塊通常是針對(duì)性能、靈活性和低功率做過(guò)優(yōu)化的硬模塊。DSP硅模塊有兩種物理約束：外設(shè)數(shù)量和使用面積大小。

DSP模塊的外圍有144根輸入線和144根輸出線，還有一些控制信號(hào)。DSP模塊的面積可以實(shí)現(xiàn)4個(gè)18×18的乘法器以及相應(yīng)總的輸入輸出信號(hào)。對(duì)DSP模塊如何發(fā)展的芯片級(jí)和系統(tǒng)級(jí)研究的依據(jù)是那些特殊應(yīng)用需求以及向65nm工藝技術(shù)轉(zhuǎn)移所產(chǎn)生的后果。

在芯片級(jí)，改變外設(shè)與DSP模塊面積的比例可以形成更多的I/O或更多的模塊級(jí)邏輯。在系統(tǒng)級(jí)，對(duì)DSP算法的調(diào)查表明乘法器邏輯的主要使用者是濾波和變換算法，它們都依賴于乘法累加操作來(lái)滿足大部分處理要求。在需要時(shí)通過(guò)優(yōu)化DSP模塊的內(nèi)核面積可以增加一倍的乘法累加操作次數(shù)，從而降低相對(duì)于總體運(yùn)算的外圍I/O要求。通過(guò)在一個(gè)DSP模塊中完成更多的DSP算法，總的芯片效率就能有顯著的提高。

帶8個(gè)18×18乘法器和相關(guān)寄存器、累加器以及取舍電路的DSP模塊如圖3所示。乘法器的使用限制于DSP模塊的輸出線，而非邏輯面積。與競(jìng)爭(zhēng)性架構(gòu)相比，這種架構(gòu)可以使硅片效率約提高50%。



圖3：Stratix III DSP模塊架構(gòu)。

模塊的總體DSP功能減少了使用乘法累加操作的標(biāo)準(zhǔn)算法，如有限脈沖響應(yīng)(FIR)濾波器或復(fù)雜乘法器，同時(shí)由于不需要使用可編程邏輯矩陣而減少了總體功率和資源消耗。當(dāng)乘法累加操作作為算法的一部分被包含時(shí)，可以極大地增加18×18乘法器的數(shù)量。

對(duì)許多系統(tǒng)架構(gòu)來(lái)說(shuō)，F(xiàn)PGA的一個(gè)突出優(yōu)點(diǎn)是封裝的縱向移植性?？v向移植可以使單塊電路板設(shè)計(jì)無(wú)需重做就能支持靈活的處理性能和成本。系統(tǒng)架構(gòu)師可以運(yùn)用這一功能開(kāi)發(fā)出具有各種價(jià)位和性能的產(chǎn)品，卻不會(huì)顯著影響開(kāi)發(fā)成本或庫(kù)存。另外，隨著Altera’s HardCopy結(jié)構(gòu)化ASIC的推出，當(dāng)需要考慮大批量和高性價(jià)比結(jié)構(gòu)時(shí)可以獲得額外的性價(jià)比。

無(wú)線基礎(chǔ)架構(gòu)應(yīng)用是如何運(yùn)用這種靈活性的一個(gè)很好例子。在靈活的通道單元盤(pán)中使用的FPGA支持各種標(biāo)準(zhǔn)，通過(guò)縱向移植還能支持各種通道密度。一個(gè)基站可以被配置為最少的通道數(shù)，也可以使用相同的基礎(chǔ)架構(gòu)對(duì)通道進(jìn)行大擴(kuò)容，只需改變專門(mén)的FPGA選擇。在許多發(fā)展中國(guó)家，注意力往往放在更靈活、可升級(jí)和業(yè)務(wù)豐富的設(shè)備上，這些設(shè)備就需要FPGA的這種靈活性。在這些對(duì)價(jià)格特別敏感的地區(qū)，同一產(chǎn)品中非常標(biāo)準(zhǔn)化的功能可以使用HardCopy結(jié)構(gòu)化ASIC以更低的成本來(lái)實(shí)現(xiàn)。采用這種解決方案的供應(yīng)商將擁有強(qiáng)大的技術(shù)優(yōu)勢(shì)，無(wú)需增加工程成本就能提高業(yè)務(wù)的靈活性。

FPGA的I/O帶寬比DSP的帶寬要大得多。I/O帶寬是滿足系統(tǒng)處理要求的關(guān)鍵要素，而帶寬又受數(shù)據(jù)輸入輸出以及片外數(shù)據(jù)存儲(chǔ)器的影響。在對(duì)存儲(chǔ)器有很高要求的應(yīng)用場(chǎng)合，Stratix III存儲(chǔ)器接口支持400MHz的DDR3存儲(chǔ)器，這個(gè)外部存儲(chǔ)器帶寬要比目前最先進(jìn)的DSP高16倍。

因?yàn)橄到y(tǒng)級(jí)開(kāi)發(fā)工具可以幫助系統(tǒng)架構(gòu)師實(shí)現(xiàn)靈活性、可發(fā)展性、可維修性和高性能信號(hào)處理及控制架構(gòu)，因此FPGA在過(guò)去幾年中發(fā)展非常迅速。這些工具包括DSP系統(tǒng)建模工具、系統(tǒng)綜合工具、控制處理IP、自動(dòng)的C語(yǔ)言到硬件加速和DSP優(yōu)化的應(yīng)用IP。設(shè)計(jì)師利用這些工具可以快速建立真正得到優(yōu)化以滿足系統(tǒng)要求的高性能架構(gòu)。在縱向移植和HardCopy結(jié)構(gòu)化ASIC的支持下，系統(tǒng)架構(gòu)師可以根據(jù)產(chǎn)品線要求實(shí)現(xiàn)可擴(kuò)展性能，實(shí)現(xiàn)各種產(chǎn)品以滿足不同市場(chǎng)要求，同時(shí)實(shí)現(xiàn)實(shí)質(zhì)性的生產(chǎn)效益。

目前已經(jīng)有完整開(kāi)發(fā)FPGA中架構(gòu)所必需的工具和IP，但系統(tǒng)架構(gòu)中為何需要標(biāo)準(zhǔn)的第三方處理器還有其它原因。當(dāng)?shù)谌教幚砥髋cFPGA一起使用時(shí)，它能通過(guò)一種被稱為FPGA協(xié)處理的架構(gòu)技術(shù)顯著地提高系統(tǒng)性能，同時(shí)降低系統(tǒng)成本、功耗和電路板面積。在FPGA協(xié)處理過(guò)程中，F(xiàn)PGA可以從第三方處理器卸載處理任務(wù)繁重的算法。許多系統(tǒng)使用控制處理器、數(shù)字信號(hào)處理器和一個(gè)或多個(gè)FPGA(在FPGA中執(zhí)行主要的處理負(fù)載)，其中控制和DSP用于滿足傳統(tǒng)軟件、操作系統(tǒng)要求或針對(duì)最終應(yīng)用(如Windows GUI控制)的處理適用性。

高性能系統(tǒng)的核心信號(hào)處理將越來(lái)越多地轉(zhuǎn)向FPGA。FPGA可以提供其他任何半導(dǎo)體器件無(wú)法提供的最高的可編程DSP性能，在加上縱向移植以及面向低成本器件的HardCopy技術(shù)，目前沒(méi)有那種比此更靈活的系統(tǒng)架構(gòu)解決方案能更好地滿足性能、低功耗、低成本和產(chǎn)品廣度及壽命要求。


作者：Paul Ekas

高級(jí)產(chǎn)品經(jīng)理

Altera公司