引 言

　　20世紀(jì)80年代初，Intel公司推出了MCS-51單片機(jī)，隨后Intel以專利轉(zhuǎn)讓的形式把8051內(nèi)核發(fā)布給許多半導(dǎo)體廠家，從而出現(xiàn)了許多與MCS-51系統(tǒng)兼容的產(chǎn)品。這些產(chǎn)品與MCS-51的系統(tǒng)結(jié)構(gòu)相同，采用CMOS工藝，因而常用80C51系列來指代所有具有8051指令系統(tǒng)的單片機(jī)。在80C51系列中，OC8051以架構(gòu)清晰、取指帶寬大、時(shí)鐘效率高等諸多優(yōu)點(diǎn)受到業(yè)內(nèi)人士的青睞。本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯(cuò)誤并對(duì)其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測(cè)試。

　　1 OC8051結(jié)構(gòu)分析

　　OpenCores網(wǎng)站提供的OC8051 IP核與8051的系統(tǒng)結(jié)構(gòu)相同，如圖1所示。該IP核兼容所有8051指令系統(tǒng)，內(nèi)部資源包括：8位CPU，尋址能力達(dá)2×64K；4 KB的ROM和128字節(jié)的RAM；4個(gè)8位I／O口；16位內(nèi)部定時(shí)／計(jì)數(shù)器；5個(gè)中斷源和2個(gè)中斷優(yōu)先級(jí)。采用Verilog語言對(duì)其各個(gè)模塊進(jìn)行描述。系統(tǒng)主要模塊及其功能說明如表1所列。不同模塊對(duì)應(yīng)的源文件均是以模塊名稱命名的，例如累加器A對(duì)應(yīng)的源文件為oc8051_acc．v。

　　雖然上述OC8051 IP核宣稱兼容所有8051指令系統(tǒng)，但是實(shí)際執(zhí)行時(shí)并非如此。例如在執(zhí)行表2所列的2組功能相同的代碼時(shí)，所得到的執(zhí)行結(jié)果并不相同。代碼1的執(zhí)行結(jié)果是將5寫入地址為0的外部RAM，代碼2的執(zhí)行結(jié)果是將5寫入地址為4的外部RAM。造成這種現(xiàn)象的原因是，oc8051_ext_addr_sel模塊配置寫外部RAM地址時(shí)延誤了一個(gè)時(shí)鐘周期。若要OC8051 IP核與標(biāo)準(zhǔn)8051系統(tǒng)一致，須對(duì)源文件中類似的邏輯錯(cuò)誤進(jìn)行修改。

　　2 OC805 1仿真調(diào)試及修改

　　對(duì)于硬件設(shè)計(jì)而言，仿真的作用是驗(yàn)證設(shè)計(jì)結(jié)果的邏輯功能是否符合初始規(guī)定，如果在這一層次上設(shè)計(jì)出了問題，那么以后各個(gè)層次的工作將完全不確定。由前文可知，OC8051 IP核存在著邏輯錯(cuò)誤，所以有必要通過仿真的手段實(shí)現(xiàn)錯(cuò)誤查找和定位，從而最終完成對(duì)邏輯錯(cuò)誤的修改。

　　2．1 仿真調(diào)試方案

　　OC8051仿真調(diào)試方案如圖2所示。其原理是：在Keil軟件環(huán)境中編寫測(cè)試程序，編譯生成．hex文件并將其注入ROM的指令寄存器中。testbench負(fù)責(zé)產(chǎn)生OC8051工作時(shí)鐘及控制使能等信號(hào)，并將OC8051執(zhí)行ROM中指令的結(jié)果輸出到文本／波形文件中。開發(fā)人員通過對(duì)文本／波形文件和Keil調(diào)試工具執(zhí)行測(cè)試程序的結(jié)果進(jìn)行比較，從而實(shí)現(xiàn)對(duì)邏輯錯(cuò)誤的查找與定位，并對(duì)IP核源文件進(jìn)行修改。

　　值得注意的是，雖然Modelsim功能強(qiáng)大，可以方便地觀察到任何層次模塊信號(hào)的變化，但是OC8051 IP核的結(jié)構(gòu)和時(shí)序比較復(fù)雜，仍避免不了仿真時(shí)因?yàn)橹虚g信號(hào)多所帶來的不便。因此，在仿真調(diào)試時(shí)可尋求一些簡(jiǎn)化操作的機(jī)制?？紤]到借助數(shù)據(jù)寄存器指針DPTR和累加器A，MOVX指令可以將程序執(zhí)行過程中任何寄存器的值輸出到外部RAM中，而觀察外部RAM中的值相對(duì)容易，因而本文采用了這種機(jī)制。

　　2．2 具體修改方法

　　(1)oc805 1_ext_addr_sel模塊

　　讀寫外部RAM地址可以由DPTR指示，也可以由Ri指示，該模塊的主要功能是選擇讀寫外部RAM地址。通過select和write信號(hào)完成對(duì)buff和state的配置，從而完成對(duì)讀寫外部RAM地址addr_out的配置。在Modelsim環(huán)境中，執(zhí)行表1中的代碼1時(shí)，發(fā)現(xiàn)addz_out的變化總是比DPTR慢一個(gè)時(shí)鐘周期，因而其執(zhí)行結(jié)果是將5寫入地址為0的外部RAM。造成這種現(xiàn)象的原因是配置buff和state時(shí)采用了always進(jìn)程，本文將該部分代碼修改為：

　　assign state="write"；

　　asstgn buff="select"?{8h00，ri}：{dptr_hi，dptr_lo}；

　　(2)oc8051_psw模塊

　　該模塊由一個(gè)8位標(biāo)志寄存器及其控制邏輯組成，用來收集指令執(zhí)行后的有關(guān)狀態(tài)。8位寄存器的各位狀態(tài)通常是在指令執(zhí)行過程中自動(dòng)形成，但也可以由用戶根據(jù)需要采用傳送指令加以改變。原設(shè)計(jì)中負(fù)責(zé)解釋傳送指令的邏輯采用if語句：

　　if(addr[7：3]=='OC8051_SFR_B_ACC)data_out[addr[2：O]]<=cy_in；

　　'OC8051_SFR_B_ACC被定義為累加器A的高5位地址，用在這里顯然不對(duì)。應(yīng)該將其改為程序狀態(tài)字PSW的高5位地址'OC8051_SFR_B_PSW。