作者Email:   sunchengli@sjzue.edu.cn

    摘要：隨著CPU的性能的不斷提升，處理速度越來越快，運算能力不斷增強，在許多嵌入式系統(tǒng)的開發(fā)中逐漸出現(xiàn)了軟外設（Software Peripherals）。所謂軟外設是指以軟件編程為手段，模擬CPU的外圍設備的功能，真正達到以軟代硬的目的。軟外設的出現(xiàn)給產品的開發(fā)帶來了極大的靈活性，不但使系統(tǒng)體積變得更小，而且使系統(tǒng)的升級換代變得更為方便，從而真正實現(xiàn)SOC。

    本文介紹軟外設的設計思想以及在開發(fā)過程中應注意的事項，并結合一個嵌入式系統(tǒng)，分析軟外設對系統(tǒng)的影響以及如何使設計合理化。

    關鍵詞：嵌入式系統(tǒng) UART  Software Peripherals

    一、介紹

    應該說軟外設并不是一個新思想，從計算機發(fā)明以來，電子系統(tǒng)設計人員一直試圖盡可能多地用軟件編程來代替實際電路，通過這種方式把外設嵌入進系統(tǒng)。但由于CPU速度、計算能力有限，以及內存技術的發(fā)展不夠成熟，從而束縛了軟外設的發(fā)展。

    近年來，隨著電子技術的發(fā)展，越來越多的處理器廠家在處理器的設計中加大了對軟外設的支持，象ARM公司宣稱他們的32、64位RISC處理器已經能用軟件實現(xiàn)更多更強的功能，指令集也更為豐富，甚至包括DSP方面的許多功能現(xiàn)在已經能夠在CPU上實現(xiàn)。Motorola公司已經開發(fā)出基于SM56PCI接口的用純軟件實現(xiàn)的調制解調器。這些都說明電路設計已經進入了一個嶄新的時期。

    目前，電子設計中把外設嵌入進系統(tǒng)的方法主要有兩種。方法Ⅰ是采用標準的微處理器＋一塊輔助芯片，輔助芯片可以是FPGA或CPLD等可編程邏輯芯片；方法Ⅱ是采用基本的CPU內核＋附加邏輯單元，這些可以在一塊高密度可編程邏輯芯片上實現(xiàn)，CPU內核往往為Altera和Xilinx等FPGA生產廠家提供的軟件模塊。以上兩種方法都需要開發(fā)人員熟悉硬件描述語言，但在實際應用中CPU內核以及各種IP核的使用的往往要得到產權許可，而且可編程邏輯芯片體積大，價格昂貴，故在一些便攜式裝置的研制中不便采用。

    軟外設的設計通常是采用標準的微處理器，在滿足系統(tǒng)穩(wěn)定和系統(tǒng)負荷允許的條件下，設計中盡可能多地采用可配置的軟件模塊，用這些可配置的軟件模塊來實現(xiàn)某種外設的功能。并且可以配置、升級、重組，從而完成特定的功能。應該說明的是，并不是所有外設的功能都能完全由軟件實現(xiàn)，這種設計方法的目的是在系統(tǒng)允許的條件下盡量“以軟代硬”，以盡可能少的硬件開銷取得最佳的性能比。

    二、系統(tǒng)要求

    下面給出具有軟外設的嵌入式系統(tǒng)結構圖。

    下面給出對嵌入式系統(tǒng)的要求：

    （1） 高性能CPU內核。軟外設的必須以高性能CPU內核為支持，只有采用高性能CPU內核，系統(tǒng)的頻率才能得以提高，軟外設和CPU之間才能高速傳送數(shù)據(jù)，軟外設才能得以高速運行而對系統(tǒng)整體工作不會有太多影響。建議采用帶有流水線、32位以上RISC核的CPU。

    （2） 快速的中斷響應。軟外設均采用中斷方式向CPU提出服務請求。可以在片上存儲器與內部總線之間增加寄存器組來減少系統(tǒng)的中斷響應時間。

    （3） 附加硬件模塊。正如前面所提，系統(tǒng)有些特性是不能由軟件實現(xiàn)的，象定時器、中斷控制器。另外在信號處理中由于A/D、D/A轉換如果用軟件實現(xiàn)對系統(tǒng)開銷太大，由硬件實現(xiàn)較好。

    （4） 快速、足夠的存儲器和高性能的運算單元。

    三、軟外設的算法設計

    由于軟外設要求實時性強，有時需要和別的應用程序并行執(zhí)行，在設計時可以把軟外設看作等待服務的任務，協(xié)調、安排好這些任務非常重要，根據(jù)任務的確定性可以把實時系統(tǒng)的進程調度策略劃分為兩類：一類是靜態(tài)的，主要負責預先知道發(fā)生時間的任務；要求按進度準點完成的任務；要求固定時間發(fā)生的任務。對這類調度策略可以采用Round－robin算法或間隔算法（見3）。另外一類是動態(tài)進程調度策略，負責那些不能預測何時發(fā)生任務；不知執(zhí)行周期有多長的任務。這是一些具有臨時性的任務，比如含有條件循環(huán)的任務（不知何時滿足條件）。以上兩種策略分別適用于不同的情況，在一個復雜的系統(tǒng)中，往往存在幾個要求并行執(zhí)行的軟外設，進程的調度對任務的同步和系統(tǒng)的優(yōu)化非常重要。

    另外為了設計的可移植性和簡便，要進行模塊化和層次化設計，復雜的軟外設可以看作由幾個具有層次的簡單的模塊構成。

    四、性能分析

     現(xiàn)以示出了一個嵌入式系統(tǒng)的框圖，該系統(tǒng)采用Motorola公司生產的MCF5104型號CPU，接有三個軟外設，分別為UART、LCD和鍵盤控制器?，F(xiàn)在從工作速度和能量損耗方面以UART軟外設為例，對軟外設進行性能分析。

    在UART實現(xiàn)程序中，共有16條匯編指令，假定每條指令需要一個時鐘周期（即CPI＝1），沒有奇偶校驗功能。通過改變CPU主頻（變化范圍為30～100），計算執(zhí)行的時間占有CPU時間的比率，分析UART軟外設在不同波特率情況下對CPU的負擔，計算過程如下：

    假定CPU發(fā)送/接收一個字節(jié)的時間為t。UART軟外設的CPU占有率為T，則

    t=指令數(shù)×CPI＋中斷響應周期×CPU主頻－1。
    T＝t×波特率。
    結果如表1所示。

表1 UART的CPU占有率

    上表中的統(tǒng)計數(shù)據(jù)是在假定UART工作在全雙工方式（FD）下，沒有檢錯功能得到的，而系統(tǒng)絕大多數(shù)時間是工作在半雙工方式（HD）下的，HD方式下該UART的CPU占有時間率要減少25％。如果加上奇偶校驗功能，該軟外設的CPU占有時間率在FD方式會增加11.45%，HD方式下增加7.60%。

    由表1可知，CPU頻率越高，軟外設對系統(tǒng)的負擔越小，另外隨著UART的波特率增加，系統(tǒng)負擔加重。建議軟外設的運行占CPU時間不能超過20％，實驗證明，軟外設的CPU占有率不超過20％的情況下對系統(tǒng)來說是可以承受的。

    接下來我們分析該軟外設的能耗問題。圖三示出了CPU在接有URAT軟外設或URAT硬件的情況下在不同情況下的CPU消耗電流曲線。

上圖表明：
1．隨著波特率增加，UART軟外設的能耗增加。
2．隨著CPU主頻增加，UART軟外設的能耗增加。
3．波特率在小于70Kbit/s時UART軟外設的能耗低于硬件外設，此時選用軟外設可以降低能耗，即該軟外設適合于數(shù)據(jù)量不是很大的場合（如語音通信）。在要求系統(tǒng)傳輸速率極快的情況下（如視頻流傳輸），選用硬件實現(xiàn)較為合適。

六、結束語

    本文系統(tǒng)地介紹了軟外設的設計思想，并以一個軟外設為例，分析了它的一些性能指標。 軟外設具有許多優(yōu)點：如調試方便，系統(tǒng)可移植性強，能耗小，成本低。很適合在一些要求便攜式、低能耗的場合應用。雖然也存在一些缺點，如速度慢，并行性差，但隨著CPU相關技術的發(fā)展以及算法的完善，這些方面在一定程度上會得到改觀。設計人員在設計時需要對硬件設計和軟件設計進行折衷考慮。畢竟，軟外設的出現(xiàn)給嵌入式系統(tǒng)設計提供了一種更為靈活的設計方案，給設計人員也提供了更多的選擇余地，更廣的設計空間。