一． 引言

目前，嵌入式系統(tǒng)已經滲透到各個領域：工業(yè)控制，軍事國防，消費類電子產品，網(wǎng)絡通信等，但大部分領域的應用都是基于國外各大廠商的嵌入式處理器。在嵌入式領域使用國產芯片，走國產化道路已經成為一個迫切需要解決的問題。目前國內的芯片主要有星光系列、漢芯系列、神威系列、青鳥嵌入式芯片、方舟系列、龍芯系列等，這些芯片各有自己的特點。

本設計采用了龍芯系列的GS32I SoC處理器，探討并設計如何構造一個小型嵌入式硬件系統(tǒng)，同時兼顧科研與應用兩方面的要求，在該平臺的基礎上可以連接各種外設進行嵌入式算法的實驗。該系統(tǒng)經簡單修改能方便地應用在軍事、工業(yè)控制、數(shù)據(jù)采集等領域。

二． 芯片簡介

目前龍芯系列微處理器有龍芯1號，龍芯2號微處理器。龍芯2號集成了橋芯片，采用分離的32位地址/數(shù)據(jù)總線，因此本設計采用基于龍芯2號的GS32I SoC處理器。

GS32I高集成系統(tǒng)設備，提供了高帶寬的存儲總線，一個100/125MHz SDRAM控制器和一個SRAM/Flash EPROM控制器；48個GPIO口，其中22個專用，可以多路復用，以便在需要的時候能提供額外的功能；33/66MHz、32位PCI控制器（兼容PCI2.2）；兩個10/100M以太網(wǎng)控制器；通用串行總線（USB）主機及裝置控制器，兩個通用異步收發(fā)器，一個AC97控制器，一個PCMCIA控制器。GS32I處理器內部還實現(xiàn)了與MIPS32兼容的基于TLB的虛擬地址轉換單元、例外機制、中斷機制、指令控制、時鐘產生等功能。GS32I提供了強健的電源管理，有空閑和睡眠兩種省電模式，還提供有EJTAG接口，用于系統(tǒng)連續(xù)檢查。

三． 小系統(tǒng)的設計

GS32I總線采用系統(tǒng)總線（SBUS）與存儲器和外部設備通信。SBUS是GS32I處理器內部的36位物理地址和32位數(shù)據(jù)地址總線。需要高帶寬或者需要離CPU近的設備連到SBUS總線，包括存儲器控制器（SDRAM， FLASH/SRAM）、32位PCI總線接口控制器、DMA 控制器、USB1.1控制器和以太網(wǎng)控制器。不需要高帶寬連接的設備均連至片上外部總線PBUS，外部總線的頻率始終是系統(tǒng)總線(SBUS)頻率的一半。PBUS設備包括電源控制單元、中斷控制器、時鐘定時器、通用I/O、UART、AC97控制器。

1． 系統(tǒng)總體設計

小系統(tǒng)硬件功能框圖如圖1所示：

圖1  總體框圖

系統(tǒng)設計包括CPU啟動和復位電路以及外部I/O設備的地址擴展； 包括FLASH和SRAM在內的存儲系統(tǒng)的設計；RS232串口；用于人機交互的4×4小鍵盤和4位LED數(shù)碼管，另外還提供了八路開關量的輸入/輸出、A/D和D/A轉換器以及用來實驗和測試的EJTAG接口等。

2. 系統(tǒng)的啟動與復位

龍芯GS32I支持16位和32位啟動。管腳 ROMSEL和ROMSIZE的狀態(tài)決定了CPU啟動ROM的寬度和類型，此表如下所示： 

表1:                                                                              

基于系統(tǒng)國產化的需求，使用免費開放源代碼的Linux操作系統(tǒng)便于實現(xiàn)國產化。為了方便其嵌入，本系統(tǒng)設置為32位FLASH啟動，即把ROMSEL和ROMSIZE都置為低電平。啟動時，若ROMSEL為低電平，則RCSO#缺省設置為有效，并且對Ox0 1FCO 0000使能，CPU從物理地址Ox0 1FCO 0000地址開始執(zhí)行程序。因此，F(xiàn)LASH或ROM的起始地址應該通過RCS0#映射到此處。系統(tǒng)復位模塊提供GS32I處理器的硬件復位和軟復位。當管腳VDDXOK和RESETP#都有正電平跳變時，硬件復位有效，這一般在系統(tǒng)加電時產生。

若電源供電正常，且VDDXOK保持，當RESETP#發(fā)生正電平跳變時，軟件復位有效。這種復位對一些寄存器，特別是系統(tǒng)控制塊寄存器沒有影響。復位芯片采用可監(jiān)視供電電源的低功耗芯片MAX811SU，電路原理如下圖所示：

圖2  RESET電路

3. 存儲系統(tǒng)的設計

GS32I提供了高帶寬的存儲總線，一個100/125MHz SDRAM控制器和一個SRAM/Flash EPROM控制器。SRAM/Flash EPROM控制器可以支持FLASH 、SRAM、LCD 、PCMCIA和外部I/O設備等。

針對存儲容量要求比較低的小型嵌入式系統(tǒng)，SRAM設計為16M bit，F(xiàn)LASH設計為64M bit，已能夠滿足應用需求。SRAM/Flash EPROM控制器有四個可編程的片選信號RCS0#～RCS3#，本文將RCSO#，RCS1#用于FLASH和SRAM，RCS2#用做對外部I/O設備的地址擴展。

本設計采用了2片Intel公司的28F320C3 FLASH，作為系統(tǒng)ROM區(qū)，存放操作系統(tǒng)和用戶應用程序；兩片ISSI公司的IS61LV51216 SRAM，作為系統(tǒng)RAM區(qū)，存放系統(tǒng)數(shù)據(jù)和用戶數(shù)據(jù)。其中RCS0#用于FLASH的片選信號，與FLASH的CS#連接，RCS1#用于SRAM的片選信號。關于存儲器的硬件設計示意圖如圖所示：

圖3   存儲系統(tǒng)的硬件設計示意圖

⑴  FLASH接口設計及相關寄存器的設計

28F320C3 FLASH的存儲容量為2M×16 bit。由于SRAM/Flash EPROM控制器設置為32位總線寬度，使用兩片28F320C3 FLASH擴展為32位總線寬度，地址線連接至GS32I地址總線的RAD2～RAD22，每次讀取四個字節(jié)； GS32I復位后起始地址是 0x0 1FC0 0000，F(xiàn)LASH的地址被裝載到此處，每個片選信號的地址映射范圍是通過設置片選地址寄存器mem_staddr0來實現(xiàn)的，片選地址寄存器mem_staddr0的格式如下所示：

當E位置為1并且滿足條件“(physical_addr&CSMASK)==CSBA”時，片選信號將變?yōu)橛行?。physical_addr是內部系統(tǒng)總線作為輸出的實際的36位物理地址，CSBA用來指定這個片選信號的物理基地址的31：18位，CMASK用來指定CSBA的哪些位被用來譯碼片選信號。CSBA的高四位，也就是35：32位由mem_stcfg0寄存器的DTY域來決定。本系統(tǒng)中，mem_stcfg0寄存器的DTY域設置為3，則對應的高四位35：32位的值為0000B，CSBA設置為0x07F0，CMASK設置為0x3FF0這樣FLASH的地址就被映射到0x0 1FC0 0000—0x0 1FFF FFFF。

FLASH最快讀取速度為70ns， CPU系統(tǒng)總線周期為10ns（100MHz），因此在讀取FLASH時需要插入等待狀態(tài)，通過設置靜態(tài)時序寄存器mem_sttime0來插入等待周期。靜態(tài)時序寄存器mem_sttime0的格式為：

Ta域為數(shù)據(jù)有效時片選信號要求插入的周期數(shù)，考慮到系統(tǒng)的穩(wěn)定性，根據(jù)FLASH的讀取參數(shù)，插入7個等待周期，因此Ta域設置為7。Ta域默認值為29，在選取啟動ROM芯片時，若芯片讀取參數(shù)需要插入的等待周期超過29，則這種芯片不可用。Tcsh域用來指定在兩次訪問期間片選信號保持的時鐘周期數(shù)，這里設置為0。

  ⑵  SRAM接口設計及相關寄存器的設計

SRAM的存儲容量設計為512K×32位，可使用兩片IS61LV51216 SRAM（512K×16）通過位擴展實現(xiàn)。將RCS1#連接到SRAM的片選信號CS#上，地址線連接至GS32I地址總線的RAD2～RAD20，地址范圍是通過設置片選地址寄存器mem_staddr1來映射的，設置方法與mem_staddr0的實現(xiàn)相同。

SRAM時序與CPU的配合是通過設置靜態(tài)時序寄存器mem_sttime1來完成的，mem_sttime1的格式與的mem_sttime0相同。IS61LV51216 SRAM的讀寫速度最快為10ns, 片選信號RCS1#插入一個等待周期，Ta域設置為1，Tcsh域設置為0。對于SRAM的寫入，與其相關的域有Twcs，用來指定寫脈沖RWE#后片選信號RCS1#保持的時鐘周期數(shù)， Tcsw用來指定片選信號RCS1#有效后的幾個時鐘周期插入RWE#，Twp用來指定RWE#持續(xù)的時鐘周期數(shù)。根據(jù)SRAM的參數(shù)和SRAM的讀寫時序，本設計中，Twcs，Twp都設置為0，Tcsw設置為0000b，這樣使SRAM與CPU的時序能夠配合且保證系統(tǒng)的穩(wěn)定性。設置完成后，SRAM的讀寫時序如下圖所示：

圖4   SRAM讀寫時序圖

4．其他外部設備的設計

GS32I處理器提供48個GPIO口，其中22個專用，48個GPIO中的32個由主GPIO塊控制，另外16個是次級GPIO口。每個GPIO口可以被配置作為輸入或輸出，并且能夠連接到內部中斷控制器對輸入的信號產生一個中斷。本設計中采用GPIO管腳作為外設的數(shù)據(jù)信號和控制信號。

 (1) 串口的設計

RS232收發(fā)器使用MAXIM公司的MAX3232，采用最簡單的三線制接法，即地、接收數(shù)據(jù)和發(fā)送數(shù)據(jù)三腳相連，原理圖如下所示：

圖5   串口電路原理圖

(2) 鍵盤驅動和數(shù)碼顯示驅動

4×4鍵盤和四位LED顯示用于人機交互。4×4小鍵盤采用專用的鍵盤譯碼芯片74C922，中斷方式連接，通過GPIO1觸發(fā)中斷。顯示模塊是四位共陰極LED七段數(shù)碼管，段碼通過共陰極數(shù)碼管驅動器74LS248驅動，位碼用74LS373寄存器送數(shù)據(jù)。這個設計比較簡單，限于篇幅，略去原理圖。

(3)A/D和D/A轉換模塊的設計

A/D 和D/A使用封裝小，功耗低，且能滿足高速采樣系統(tǒng)的串行轉換器，這樣適合嵌入式系統(tǒng)的要求。串行A/D和D/A轉換器發(fā)送與接收數(shù)據(jù)是通過GS32I的GPIO口來實現(xiàn)的。本設計中用次級GPIO口作為串行數(shù)據(jù)的輸入輸出，主GPIO產生中斷。

A/D轉換器使用的是AD 公司的高速12 位A/D 轉換器AD7896， 轉換速率為100kHz, 單電源供電(2.7V～ 5.5V )。首先通過八選一開關74HC4351輸入模擬量，通過GPIO口GPIO2O2寫CVRT#W為低電平，開始模數(shù)轉換。由于CVRT#信號要求至少保持40ns，所以GPIO2O2通過74LS123展寬為40ns后再輸入至CVRT#。轉換完成后，通過GPIO0信號觸發(fā)中斷，CPU通過GPIO口的GPIO201串行接收數(shù)據(jù)，整個轉換周期只需10us。

D/A轉換器采用12位數(shù)模轉換器AD8300，GS32I通過GPIO口串行發(fā)送數(shù)據(jù)到AD8300。由于AD8300接收12位數(shù)據(jù)要求CS#至少保持720ns，所以提供片選的GPIO207通過74LS123后再接至AD8300的CS#端。數(shù)據(jù)發(fā)送完成后，通過GPIO口GPIO206發(fā)送一個信號到AD8300的LD#，把串行輸入寄存器的數(shù)據(jù)送到AD8300的DAC寄存器，開始進行數(shù)模轉換。

此外，GS32I根據(jù) MIPS EJTAG 2.5規(guī)范實現(xiàn)了EJTAG，并提供其外部接口。從而實現(xiàn)調試和執(zhí)行調試能力的軟硬件子系統(tǒng)。

四. 結束語

對于使用國產芯片開發(fā)嵌入式產品的研究在我國還是剛剛起步，可以借鑒的開發(fā)資料和經驗還不多見，希望本文所介紹的基于龍芯GS32I小系統(tǒng)的硬件設計可以對使用國產芯片進行嵌入式研究的人員具有一定的參考價值。

本文作者的創(chuàng)新點：使用龍芯GS32I自行設計了嵌入式開發(fā)板，選擇嵌入式Linux操作系統(tǒng)，配合相關驅動程序和上層應用程序，可以實現(xiàn)各種電子產品的開發(fā)。使用國產芯片開發(fā)的產品在政府部門、軍事、國防等安全性較高的領域有廣闊的應用前景。

參考文獻

1．  基于嵌入式系統(tǒng)的虛擬儀器設計，程興亞，《微計算機信息》2004年第12期
2．  GS32I_NC_TVIA5005硬件手冊 北京神州龍芯集成電路有限公司 2004
3．  http://www.blxcpu.com  北京神州龍芯集成電路有限公司 2005-07-1
4．  GS32I^TM Processor from BLX Data Sheet北京神州龍芯集成電路有限公司 2004