多年來(lái)，嵌入式系統(tǒng)設(shè)計(jì)人員一直都在使用FPGA（現(xiàn)場(chǎng)可編程邏輯門陣列）配合微處理器(MPU)及微控制器(MCU)進(jìn)行系統(tǒng)開(kāi)發(fā)。FPGA已經(jīng)廣泛應(yīng)用于擴(kuò)展MPU I/O的功能，以及作為各種子系統(tǒng)和通信端口的連接接口。隨著FPGA容量的增加，嵌入式系統(tǒng)中越來(lái)越多地使用FPGA與MCU和MPU配合，從而大幅提高系統(tǒng)的整體靈活性和性能，遠(yuǎn)勝于單獨(dú)使用MCU或MPU。在許多高科技工業(yè)領(lǐng)域，MPU和FPGA配合用于嵌入式系統(tǒng)已經(jīng)非常常見(jiàn)，而在未來(lái)，我們將更多地看到這種FPGA與MCU和MPU協(xié)同工作的架構(gòu)被應(yīng)用于高級(jí)控制和監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)中。

一直以來(lái),在高級(jí)控制和監(jiān)測(cè)系統(tǒng)中，人們總是要求系統(tǒng)有更高的處理能力。目前，我們通常采用專用的DSP來(lái)處理計(jì)算強(qiáng)度大的控制算法或信號(hào)處理算法，分擔(dān)微控制器的工作。 另外一種常見(jiàn)的架構(gòu)是采用多個(gè)微控制器進(jìn)行分布式處理。在超大型的運(yùn)動(dòng)控制系統(tǒng)或高通道數(shù)的動(dòng)態(tài)監(jiān)測(cè)系統(tǒng)中，每個(gè)軸或每個(gè)通道中就配有一個(gè)微處理器。實(shí)踐證明，目前FPGA已經(jīng)成為理想的減負(fù)處理器，相較DSP和分布式微處理器而言，更加靈活。

除了MPU和FPGA以外，高級(jí)的控制和監(jiān)測(cè)系統(tǒng)還需要專用的I/O來(lái)作為傳感器、執(zhí)行器或者是特定應(yīng)用的通信總線和網(wǎng)絡(luò)的接口。將各種專用的I/O子系統(tǒng)直接連接到FPGA上，可提供最高的靈活性和最佳的系統(tǒng)性能。MPU、FPGA和專用I/O相結(jié)合構(gòu)成了用于高級(jí)控制和監(jiān)測(cè)系統(tǒng)的最佳架構(gòu)——可重配置I/O(RIO)架構(gòu)。

科學(xué)家和工程師已使用RIO架構(gòu)（如圖1所示）來(lái)設(shè)計(jì)各種行業(yè)或應(yīng)用中需要的嵌入式系統(tǒng)，包括醫(yī)學(xué)成像、可再生能源、結(jié)構(gòu)監(jiān)測(cè)、配電系統(tǒng)、工業(yè)機(jī)器控制和原子物理研究等。通過(guò)RIO架構(gòu)，設(shè)計(jì)團(tuán)隊(duì)可開(kāi)發(fā)具有獨(dú)特功能以及超高性能的創(chuàng)新型系統(tǒng)。舉例來(lái)說(shuō)，Kitasato大學(xué)的Kohji Ohbayashi博士和他的團(tuán)隊(duì)設(shè)計(jì)了世界上的第一套實(shí)時(shí)3D光學(xué)相干斷層(OCT)醫(yī)學(xué)成像系統(tǒng)，此系統(tǒng)每秒可進(jìn)行700 000次512點(diǎn)快速傅里葉變換(FFT)。另外，Windlift公司的Matt Bennett也正在使用RIO架構(gòu)開(kāi)發(fā)12kW 便攜式空中風(fēng)能發(fā)電系統(tǒng)，該系統(tǒng)需要強(qiáng)大的控制功能和極大的靈活性來(lái)滿足該新興技術(shù)中不斷變化的需求。

針對(duì)高級(jí)控制和監(jiān)測(cè)系統(tǒng)的RIO架構(gòu)
RIO系統(tǒng)架構(gòu)中的FPGA為高級(jí)控制和監(jiān)測(cè)系統(tǒng)提供了多種優(yōu)勢(shì)。首先，F(xiàn)PGA可以在各個(gè)方面提高MPU的性能，例如數(shù)字信號(hào)處理、高級(jí)控制算法、自定義接口、定時(shí)、觸發(fā)等。與傳統(tǒng)的專用集成電路(ASIC)及離散數(shù)字設(shè)計(jì)相比，F(xiàn)PGA的這些功能為整個(gè)系統(tǒng)帶來(lái)了更大的靈活性和可維護(hù)性。由于所有專用I/O都是通過(guò)FPGA來(lái)進(jìn)行布線的，因此可在任一，或所有I/O通道上執(zhí)行數(shù)字信號(hào)處理。嵌入式設(shè)計(jì)人員可利用可用IP來(lái)執(zhí)行一些常見(jiàn)的處理功能，例如濾波、平均、抽取、頻譜分析和重采樣，或在FPGA芯片中設(shè)計(jì)完全自定義的數(shù)據(jù)處理。由于控制IP可用，且可在FPGA中開(kāi)發(fā)自定義控制算法，因而設(shè)計(jì)人員也可在FPGA中執(zhí)行數(shù)字控制算法。借助RIO架構(gòu)，設(shè)計(jì)人員可在FPGA中完成整個(gè)控制環(huán)路-輸入、控制算法和輸出，實(shí)現(xiàn)高速循環(huán)、高確定性和超低延遲。

閱讀全文請(qǐng)點(diǎn)擊下載PDF和在線閱讀>>

 http://www.epc.com.cn/free_test/index_new.htm