IDT72V3680屬于IDT公司的高密度supersyncTMⅡ36位系列存儲(chǔ)器IDT72V3640～3690中的一種，其存儲(chǔ)結(jié)構(gòu)為16，384×36。這一系列CMOS工藝的FIFO(先入先出)芯片具有極大的深度。

其基本功能特點(diǎn)如下：

對(duì)讀/寫(xiě)口都可進(jìn)行靈活的總線寬度設(shè)置，可選擇不同的輸入/輸出數(shù)據(jù)線寬度(可在36 in 36 out;36 in 18 out;36in 9 out;18 in 36 out;9in 36 out中選擇);

重傳操作延時(shí)很低且固定;

首字的寫(xiě)入到讀出的延時(shí)很低且固定;

數(shù)據(jù)密度高達(dá)1Mbit;

操作時(shí)鐘可達(dá)166MHz;

可選大/小字節(jié)排列格式;

主復(fù)位方式可提供FIFO整體清零，部分復(fù)位只清掉存儲(chǔ)數(shù)據(jù)，但保留可編程設(shè)置項(xiàng);

幾乎空/滿標(biāo)志置位或無(wú)效操作可選擇同步或異步時(shí)間模式;

具有兩種時(shí)間工作模式，分別為IDT標(biāo)準(zhǔn)模式(采用和標(biāo)志位)和FWFT首字直傳模式(采用標(biāo)志位);

讀寫(xiě)操作采用獨(dú)立時(shí)鐘，并可異步操作;

采用TQFP(128引腳)和PBGA(144引腳)兩種封裝形式，其中PBGA封裝形式不僅可用JTAG口提供邊界掃描功能，還可選擇同步或者異步讀寫(xiě)操作(只對(duì)PBGA封裝);

與5V輸入兼容;

具有節(jié)電模式;

管腳可與更高密度的芯片IDT72V36100和IDT72V36110兼容。

IDT72V3680的內(nèi)部結(jié)構(gòu)框圖如圖1所示。