日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > 嵌入式 > 嵌入式軟件
[導(dǎo)讀]用ARM對(duì)FPGA進(jìn)行配置的原理與方法

0引言

基于SRAM工藝FPGA在每次上電后需要進(jìn)行配置,通常情況下FPGA的配置文件由片外專用的EPROM來(lái)加載。這種傳統(tǒng)配置方式是在FPGA的功能相對(duì)穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計(jì)要求配置速度高、容量大、以及遠(yuǎn)程升級(jí)時(shí),這種方法就顯得很不實(shí)際也不方便。本文介紹了通過(guò)ARM對(duì)可編程器件進(jìn)行配置的的設(shè)計(jì)和實(shí)現(xiàn)。

1 配置原理與方式

1.1配置原理

在FPGA正常工作時(shí),配置數(shù)據(jù)存儲(chǔ)在SRAM單元中,這個(gè)SRAM單元也被稱為配置存儲(chǔ)器(Configuration RAM)。由于SRAM是易失性的存儲(chǔ)器,因此FPGA在上電之后,外部電路需要將配置數(shù)據(jù)重新載入到片內(nèi)的配置RAM中。在芯片配置完成后,內(nèi)部的寄存器以及I/O管腳必須進(jìn)行初始化。等初始化完成以后,芯片才會(huì)按照用戶設(shè)計(jì)的功能正常工作。

1.2配置方式

根據(jù)FPGA在配置電路中的角色,其配置數(shù)據(jù)可以使用3種方式載入到目標(biāo)器件中:

·FPGA主動(dòng)(Active)方式;

·FPGA 被動(dòng)(Passive)方式;

·JTAG 方式;

在FPGA 主動(dòng)方式下,由目標(biāo)FPGA來(lái)主動(dòng)輸出控制和同步信號(hào)(包括配置時(shí)鐘)給專用的一種串行配置芯片,在配置芯片收到命令后,就把配置數(shù)據(jù)發(fā)到FPGA,完成配置過(guò)程。在被動(dòng)方式下,由系統(tǒng)中的其他設(shè)備發(fā)起并控制配置過(guò)程,F(xiàn)PGA只輸出一些狀態(tài)信號(hào)來(lái)配合配置過(guò)程。被動(dòng)方式包括被動(dòng)串行PS(Passive Serial )、快速被動(dòng)并行FPP(Fast Passive Parallel)、被動(dòng)并行同步PPS(Passive Parallel Serial)、被動(dòng)并行異步PPA(Passive Parallel Asynchronous)、以及被動(dòng)串行異步PSA(Passive Serial Asynchronous)。JTAG是IEEE 1149.1邊界掃描測(cè)試的標(biāo)準(zhǔn)接口。從JTAG接口進(jìn)行配置可以使用Altera的下載電纜,通過(guò)Quartus工具下載,也可以采用微處理器來(lái)模擬 JTAG時(shí)序進(jìn)行配置。

2硬件電路設(shè)計(jì)

AT91ARM9200對(duì)EP1C6配置的硬件電路示意圖如圖1所示。

在配置FPGA時(shí),首先需要將年nCONFIG拉低(至少40us), 然后拉高。當(dāng)nCONFIG被拉高后,F(xiàn)PGA的nSTATUS也將變高,表示這時(shí)已經(jīng)可以開(kāi)始配置,外部電路就可以用DCLK的時(shí)鐘上升沿一位一位地將配置數(shù)據(jù)寫進(jìn)FPGA中。當(dāng)最后一個(gè)比特?cái)?shù)據(jù)寫入以后,CONFIG_DONE管腳被FPGA釋放,被外部的上拉電阻拉高,F(xiàn)PGA隨即進(jìn)入初始化狀態(tài)。


圖 1 ARM配置FPGA電路原理圖

3軟件設(shè)計(jì)

本文在設(shè)計(jì)時(shí)使用Linux系統(tǒng),軟件編寫和調(diào)試是在ADS 下。主要程序如下:

[!--empirenews.page--]

static AT91PS_PIO pioc;

inline void pioc_out_0 (int mask)

{

pioc->PIO_CODR = mask;

}

inline void pioc_out_1 (int mask)

{

pioc->PIO_SODR = mask;

}

inline int pioc_in (int mask)

{

return pioc->PIO_PDSR & mask;

}

inline void xmit_byte (char c)

{

int i;

for (i = 0; i < 8; i++)

{

if (c & 1)

pioc_out_1 (DATA0);

else

pioc_out_0 (DATA0);

pioc_out_0 (DCLK);

pioc_out_1 (DCLK);

c >>= 1;

}

}

void pioc_setup ()

{

pioc->PIO_PER =DATA0 | nCONFIG | DCLK | nSTATUS | CONF_DONE;

pioc->PIO_OER =DATA0 | nCONFIG | DCLK;

pioc->PIO_ODR =nSTATUS | CONF_DONE;

pioc->PIO_IFER =nSTATUS | CONF_DONE;

pioc->PIO_CODR =DATA0 | nCONFIG | DCLK;

pioc->PIO_IDR =DATA0 | nCONFIG | DCLK | nSTATUS | CONF_DONE;

pioc->PIO_MDDR =DATA0 | nCONFIG | DCLK;

pioc->PIO_PPUDR =DATA0 | nCONFIG | DCLK | nSTATUS | CONF_DONE;

pioc->PIO_OWDR =DATA0 | nCONFIG | DCLK | nSTATUS | CONF_DONE;

}

int pioc_map ()

{

int fd;

off_t addr = 0xFFFFF800; // PIO controller C

static void *base;

if ((fd = open ("/dev/mem", O_RDWR | O_SYNC)) == -1)

{

printf ("Cannot open /dev/mem. ");

return 0;

}

printf ("/dev/mem opened. ");

base = mmap (0, MAP_SIZE, PROT_READ|PROT_WRITE, MAP_SHARED, fd, addr & ~MAP_MASK);

[!--empirenews.page--]

if (base == (void *) -1)

{

printf ("Cannot mmap. ");

return 0;

}

printf ("Memory mapped at address %p. ", base);

pioc = base + (addr & MAP_MASK);

return 1;

}

int main (int argc, char **argv)

{

FILE *file;

char data[16];

int nbytes, i;

if (argc != 2)

{

printf ("%s ", argv[0]);

return -1;

}

file = fopen (argv[1], "r");

if (!file)

{

printf ("File %s not found. ", argv[1]);

return -1;

}

if (!pioc_map ())

return -1;

pioc_setup ();

pioc_out_0 (nCONFIG);

for (i = 0; i < 10000 && pioc_in (nSTATUS); i++) { }

if (i == 10000)

{

printf ("nSTATUS = 1 before attempting configuration. ");

return -1;

}

pioc_out_1 (nCONFIG);

for (i = 0; i < 10000 && !pioc_in (nSTATUS); i++) { }

if (i == 10000)

{

printf ("Timeout waiting for nSTATUS = 1. ");

return -1;

}

while ((nbytes = fread (data, sizeof (char), sizeof (data), file)) > 0)

{

if (pioc_in (CONF_DONE))

{

printf ("CONF_DONE = 1 while transmitting data. ");

return -1;

}

[!--empirenews.page--]

if (!pioc_in (nSTATUS))

{

printf ("nSTATUS = 0 while transmitting data. ");

return -1;

}

for (i = 0; i < nbytes; i++)

xmit_byte (data[i]);

}

for (i = 0; i < 10000 && !pioc_in (CONF_DONE); i++)

{

if (!pioc_in (nSTATUS))

{

printf ("nSTATUS = 0 while transmitting data. ");

return -1;

}

pioc_out_0 (DATA0);

pioc_out_0 (DCLK);

pioc_out_1 (DCLK);

}

if (i == 10000)

{

printf ("Timeout waiting for CONF_DONE = 1. ");

return -1;

}

return 0;

}

4 結(jié)論

本文給出了基于ARM的FPGA加載配置軟件實(shí)現(xiàn)。這種方法充分利用了ARM的速度快、靈活的特點(diǎn),節(jié)省了開(kāi)發(fā)成本,又滿足了一些特殊的系統(tǒng)設(shè)計(jì)要求。本方法也適用于其它的微處理器。

參考文獻(xiàn)

[1]王誠(chéng),吳繼華,范麗珍,薛寧,薛小寧.Altera FPGA/CPLD設(shè)計(jì)(基礎(chǔ)篇) 人民郵電出版社 2005.7 PP187~190

[2] 王艷,李秀華 基于單片機(jī)的現(xiàn)場(chǎng)可編程門陣列的配置 微計(jì)算機(jī)信息 2005,13,104-105。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

在半導(dǎo)體產(chǎn)業(yè)的傳統(tǒng)認(rèn)知中,Arm 是構(gòu)建數(shù)字世界的“圖紙?zhí)峁┥獭?。然而,隨著代理式 AI(Agentic AI)對(duì)異構(gòu)計(jì)算需求的指數(shù)級(jí)增長(zhǎng),單純的 IP 和計(jì)算子系統(tǒng)授權(quán)已難以完全消納市場(chǎng)對(duì)于算力部署時(shí)效性的渴求。Arm...

關(guān)鍵字: ARM AGI CPU 數(shù)據(jù)中心 AI

中國(guó),上海——2026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測(cè)實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

展望未來(lái),當(dāng)摩根士丹利預(yù)測(cè)中 800 倍增長(zhǎng)的機(jī)器人半導(dǎo)體市場(chǎng)真正兌現(xiàn)時(shí),Arm 的物理 AI 平臺(tái)將作為底層基礎(chǔ)設(shè)施,支撐起從工廠到家庭、從道路到天空的智能物理世界。計(jì)算的邊界正在被重新定義,而 Arm 已在新邊界上筑...

關(guān)鍵字: ARM 物理 AI 自動(dòng)駕駛 機(jī)器人

3月25日消息,一直以來(lái),Arm都是一家對(duì)外提供IP授權(quán)的芯片企業(yè),包括CPU、GPU、NPU和各種系統(tǒng)IP。

關(guān)鍵字: ARM META

成立三十余年來(lái),Arm一直是芯片行業(yè)特殊的“幕后推手”——不生產(chǎn)一顆芯片,卻定義了全球99%智能手機(jī)的底層架構(gòu)。然而,這家長(zhǎng)期保持中立的IP授權(quán)巨頭,如今正打破自己一手建立的商業(yè)規(guī)則。

關(guān)鍵字: ARM CPU 芯片

Arm 首次將其平臺(tái)矩陣拓展至量產(chǎn)芯片產(chǎn)品,為業(yè)界提供覆蓋 IP、Arm計(jì)算子系統(tǒng) (CSS)及芯片的最廣泛的計(jì)算產(chǎn)品選擇。 發(fā)布首款由 Arm 設(shè)計(jì)的數(shù)據(jù)中心 CPU——Arm AGI CPU,專為代理式AI 基...

關(guān)鍵字: ARM CPU 數(shù)據(jù)中心 代理式AI

為下一代 AI 基礎(chǔ)設(shè)施實(shí)現(xiàn)突破性機(jī)架級(jí)性能、擴(kuò)展性和效率

關(guān)鍵字: ARM AGI CPU 代理式AI

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過(guò)處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過(guò)每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開(kāi)發(fā),不僅速度慢如蝸牛,且無(wú)法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過(guò)"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA
關(guān)閉