許多高性能混合信號(hào)產(chǎn)品，如高速模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)、捷變射頻(RF)收發(fā)器、時(shí)鐘、專用集成電路(ASIC)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)等，需要超低噪聲、低壓差(LDO)線性穩(wěn)壓器來(lái)提供干凈電源，從而最大程度地提高信號(hào)鏈性能。對(duì)更多集成功能和更低功耗的高要求，使得這些大規(guī)?；旌闲盘?hào)集成電路(IC)的設(shè)計(jì)工藝尺寸越來(lái)越小（例如28 nm或更?。员闳菁{更多晶體管。這種趨勢(shì)同樣影響了電源要求。近年來(lái)，內(nèi)核電源電壓持續(xù)降低，但為了支持更多模擬或數(shù)字功能，負(fù)載電流顯著提高（例如3 A以上）。

在特定應(yīng)用中，要找到能同時(shí)滿足超低噪聲和高負(fù)載電流這兩個(gè)設(shè)計(jì)目標(biāo)的合適LDO穩(wěn)壓器是相當(dāng)困難的，因?yàn)槭袌?chǎng)上的LDO穩(wěn)壓器產(chǎn)品非常有限，即使有合適的器件，用戶也可能要支付額外的費(fèi)用。因此，針對(duì)高電流應(yīng)用，有時(shí)候?qū)DO穩(wěn)壓器并聯(lián)起來(lái)會(huì)很有利。在高負(fù)載應(yīng)用中，相比于單個(gè)LDO穩(wěn)壓器，并聯(lián)LDO穩(wěn)壓器具有許多優(yōu)勢(shì)，包括熱量和功率損耗會(huì)分配在多個(gè)LDO穩(wěn)壓器封裝上。另外，并聯(lián)LDO穩(wěn)壓器還能改善壓差，提高電源抑制比(PSRR)性能，因?yàn)榕c單個(gè)LDO穩(wěn)壓器相比，各LDO穩(wěn)壓器的工作電流更低。圖1所示為一個(gè)高性能混合信號(hào)產(chǎn)品的電源圖。兩個(gè)ADP1763器件并聯(lián)以提供內(nèi)核電壓，如圖1所示。

圖1.混合信號(hào)產(chǎn)品電源圖

本應(yīng)用筆記介紹兩種并聯(lián)方法：無(wú)源和有源。對(duì)于無(wú)源并聯(lián)，兩個(gè)可調(diào)ADP1763器件通過(guò)鎮(zhèn)流電阻并聯(lián)在一起。對(duì)于有源并聯(lián)，一個(gè)低失調(diào)軌到軌放大器ADA4051-1調(diào)節(jié)ADP1763器件的輸出電壓，通過(guò)檢測(cè)兩個(gè)ADP1763器件的電流差來(lái)實(shí)現(xiàn)均流。實(shí)驗(yàn)測(cè)試結(jié)果顯示了兩種方法的優(yōu)點(diǎn)和缺點(diǎn)。

目錄

修訂歷史

2016年10月—修訂版0：初始版

均流方法
一般而言，用戶簡(jiǎn)單地將兩個(gè)LDO穩(wěn)壓器并聯(lián)是不能實(shí)現(xiàn)均流的，由于容差，兩個(gè)LDO穩(wěn)壓器的輸出電壓可能不匹配；比如LDO基準(zhǔn)電壓不同、反饋電阻不一致、印刷電路板(PCB)寄生特性不一致等。LDO穩(wěn)壓器的輸出電壓不匹配可能引起負(fù)載電流嚴(yán)重不平衡。在最不利情況下，它可能導(dǎo)致一個(gè)LDO承受大部分負(fù)載，從而觸發(fā)限流保護(hù)。

ADP1763是一款LDO線性穩(wěn)壓器，采用單輸入電源工作，輸入電壓低至1.1 V，無(wú)需外部偏置電源，提供高達(dá)3 A的輸出電流。ADP1763的輸出噪聲非常低，在100 Hz至100 kHz范圍內(nèi)僅有2 μV rms。ADP1763的超低輸出噪聲特性是通過(guò)如下方法實(shí)現(xiàn)的：LDO誤差放大器保持單位增益，并設(shè)置基準(zhǔn)電壓等于輸出電壓。單位增益架構(gòu)的優(yōu)勢(shì)是LDO輸出噪聲與輸出電壓設(shè)置無(wú)關(guān)。更多信息參見(jiàn)圖2。

圖2.ADP1763內(nèi)部框圖

無(wú)源并聯(lián)
一種實(shí)用的均流方法是在各穩(wěn)壓器的輸出端增加相同的鎮(zhèn)流電阻（RB1和RB2），以改善多個(gè)LDO穩(wěn)壓器之間的均流性能。為了實(shí)現(xiàn)更好的均流性能，最好使用高阻值鎮(zhèn)流電阻。然而，高電阻會(huì)降低負(fù)載調(diào)整性能，使得壓差變大。設(shè)計(jì)時(shí)必須權(quán)衡考慮以選擇合適的鎮(zhèn)流電阻，揚(yáng)長(zhǎng)避短。圖3顯示兩個(gè)ADP1763器件并聯(lián)。為使輸出誤差最小，應(yīng)將各自的REFCAP和VADJ引腳連起來(lái)，以在不同器件上實(shí)現(xiàn)精密匹配的基準(zhǔn)電壓。將各自的SS和EN引腳連起來(lái)，以在不同器件之間實(shí)現(xiàn)同步軟啟動(dòng)行為。如果應(yīng)用需要電源良好指示功能，還應(yīng)將其PG引腳連起來(lái)。

當(dāng)兩個(gè)ADP1763器件的REFCAP引腳相連時(shí)，主要輸出電壓誤差來(lái)源于誤差放大器失調(diào)電壓，誤差放大器連接到各ADP1763輸出。此誤差放大器的失調(diào)電壓非常低，在−40°C至+125°C溫度范圍內(nèi)其最大值為±1.32 mV。REFCAP引腳和VOUT引腳之間僅有±1.32 mV誤差，此失調(diào)電壓允許使用小鎮(zhèn)流電阻來(lái)實(shí)現(xiàn)合理的均流精度。此外，小鎮(zhèn)流電阻還有低負(fù)載調(diào)整率和低功率損耗的優(yōu)勢(shì)。

為了計(jì)算最差情況，假設(shè)VO1具有最差正失調(diào)電壓，VO2具有最差負(fù)失調(diào)電壓。

VO1 = VREFCAP + VOFFSET

VO2 = VREFCAP − VOFFSET

總輸出電流(IO) = 5 A，IO = IO1 + IO2。

圖3.兩個(gè)ADP1763器件無(wú)源并聯(lián)

鎮(zhèn)流電阻容差(RS-TOL)為±1%。為了計(jì)算最差情況，假設(shè)VO1電壓軌上的鎮(zhèn)流電阻具有正容差，VO2電壓軌上的鎮(zhèn)流電阻具有負(fù)容差。

VO1 − IO1 × RB × (1 – RS-TOL) = VO2 − IO2 × RB × (1 + RS-TOL)

當(dāng)RS-TOL = 1%時(shí)，

其中，CSACCURACY為均流精度。

圖4顯示了5 A負(fù)載時(shí)均流精度和壓降與鎮(zhèn)流電阻阻值的關(guān)系。均流精度隨著鎮(zhèn)流電阻阻值提高而提高。然而，代價(jià)是壓降變大。為了實(shí)現(xiàn)大約10%的均流精度和最小壓降，選擇RB = 5 m?。

圖4.均流(CS)精度和壓降與鎮(zhèn)流電阻的關(guān)系

基于圖4中的計(jì)算，5 A負(fù)載時(shí)最差情況下的均流精度為±11.6%。最大負(fù)載電流為2.789 A，小于額定電流3 A。圖5顯示了采用無(wú)源均流方法時(shí)兩個(gè)通道之間的負(fù)載調(diào)整率。

圖5.無(wú)源并聯(lián)負(fù)載調(diào)整率

有源并聯(lián)
與無(wú)源均流方法相比，有源均流方法使用有源均流環(huán)路來(lái)實(shí)現(xiàn)主從LDO穩(wěn)壓器之間的電流平衡。圖6顯示了兩個(gè)ADP1763器件的有源均流示例。它包括兩個(gè)ADP1763器件（第一個(gè)ADP1763用作主LDO）、一個(gè)輸出放大器、ADA4051-1，和兩個(gè)10 m?均流電阻（位于各LDO穩(wěn)壓器的輸入端）。放大器ADA4051-1檢測(cè)電流差，并將其輸出送至第二個(gè)ADP1763器件的VADJ引腳的反饋節(jié)點(diǎn)以調(diào)節(jié)其輸出電壓，使電流平衡。

圖6.兩個(gè)ADP1763器件有源并聯(lián)

測(cè)試結(jié)果
為比較兩種均流方法，設(shè)計(jì)了兩個(gè)ADP1763器件的均流評(píng)估板來(lái)驗(yàn)證性能，如圖7和圖8所示。

Figure 7. Passive Current Sharing Evaluation Board

圖7.無(wú)源均流評(píng)估板

圖8.有源均流評(píng)估板

均流精度
圖9和圖10顯示了兩種評(píng)估板的均流精度。測(cè)試結(jié)果表明，在很寬的負(fù)載范圍內(nèi)，有源均流精度小于±1%。滿負(fù)載時(shí)，無(wú)源均流精度約為±5%，這對(duì)多數(shù)應(yīng)用而言是可以接受的。有源均流方法的均流效果優(yōu)于無(wú)源均流方法，尤其是在小負(fù)載條件下，原因是無(wú)源均流方法的失調(diào)誤差是固定的。

圖9.無(wú)源并聯(lián)均流精度與負(fù)載電流的關(guān)系

圖10.有源并聯(lián)均流精度與負(fù)載電流的關(guān)系

負(fù)載調(diào)整率
采用無(wú)源并聯(lián)時(shí)，各ADP1763器件的輸出端有鎮(zhèn)流電阻，因此輸出電壓隨負(fù)載電流提高而下降。從圖11所示測(cè)試結(jié)果可知，無(wú)源并聯(lián)的負(fù)載調(diào)整率約為1.3%，而圖12顯示，有源并聯(lián)的負(fù)載調(diào)整率約為0.5%，遠(yuǎn)低于無(wú)源并聯(lián)。

圖11.無(wú)源并聯(lián)輸出電壓與負(fù)載電流的關(guān)系

圖12.有源并聯(lián)輸出電壓與負(fù)載電流的關(guān)系

軟啟動(dòng)
圖13和圖14顯示了滿負(fù)載條件下無(wú)源和有源并聯(lián)的軟啟動(dòng)波形。如圖13和圖14中的波形所示，無(wú)論無(wú)源并聯(lián)還是有源并聯(lián)，輸出電壓都是單調(diào)上升。

圖13.無(wú)源并聯(lián)軟啟動(dòng)

圖14.有源并聯(lián)軟啟動(dòng)

噪聲頻譜密度
圖15和圖16分別顯示了5 A負(fù)載時(shí)無(wú)源并聯(lián)和有源并聯(lián)的噪聲頻譜密度。測(cè)試結(jié)果表明，有源并聯(lián)和無(wú)源并聯(lián)的噪聲頻譜密度性能相似。

圖15.噪聲頻譜密度(NSD)與頻率的關(guān)系，VIN = 1.8 V，IO = 5 A，無(wú)源并聯(lián)的NSD

圖16.NSD與頻率的關(guān)系，VIN = 1.8 V，IO = 5 A，有源并聯(lián)的NSD

熱測(cè)試結(jié)果
圖17和圖18所示為評(píng)估板熱測(cè)試結(jié)果。如圖17和圖18所示，ADP1763器件實(shí)現(xiàn)了熱平衡。

圖17.無(wú)源并聯(lián)熱測(cè)試

圖18.有源并聯(lián)熱測(cè)試

結(jié)語(yǔ)
本應(yīng)用筆記介紹了高輸出電流LDO應(yīng)用中的兩種LDO穩(wěn)壓器并聯(lián)方法，即無(wú)源均流和有源均流。文中說(shuō)明了設(shè)計(jì)考慮和測(cè)試結(jié)果，包括均流精度、負(fù)載調(diào)整率、軟啟動(dòng)、噪聲頻譜密度和熱性能。