當(dāng)前位置：首頁(yè) > 模擬 > 模擬

瑞薩開(kāi)發(fā)用于微控制器超小型封裝技術(shù)將封裝體積縮小80％

時(shí)間：2010-10-21 07:03:00

關(guān)鍵字：微控制器封裝技術(shù) 晶圓布線

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]瑞薩電子2010年10月19日宣布，該公司面向微控制器產(chǎn)品開(kāi)發(fā)出了尺寸可削減至裸片大小的封裝技術(shù)“FO-WLP（Fan-Out Wafer-Level Package）”。采用FO-WLP的微控制器預(yù)定2011年底開(kāi)始樣品供貨。據(jù)瑞薩介紹，利用該技術(shù)，

瑞薩電子2010年10月19日宣布，該公司面向微控制器產(chǎn)品開(kāi)發(fā)出了尺寸可削減至裸片大小的封裝技術(shù)“FO-WLP（Fan-Out Wafer-Level Package）”。采用FO-WLP的微控制器預(yù)定2011年底開(kāi)始樣品供貨。據(jù)瑞薩介紹，利用該技術(shù)，可將裸片尺寸為1.6mm×1.6mm的8bit微控制器的封裝體積由原來(lái)的3mm×3mm×0.7mm削減80％至2mm×2mm×0.3mm。

FO-WLP的特點(diǎn)是將利用晶圓工藝形成的布線層作為封裝底板使用。首先在起支持體作用的擋片（Dummy Wafer）上形成布線層和凸點(diǎn)，然后在上面連接微控制器芯片。之后，利用樹(shù)脂封裝整個(gè)擋片后，去除晶圓，切割成單片。其中采用了瑞薩電子的芯片積層封裝技術(shù)“SMAFTI（SMArt chip connection with FeedThrough Interposer）”中的核心技術(shù)。

由于去掉了普通的封裝底板使用的內(nèi)核層，所以可縮小封裝尺寸。另外，封裝底板采用晶圓工藝形成，因此可提高密度，還能縮小封裝面積。作為封裝底板的布線層是采用聚酰亞胺和銅形成的雙層金屬布線，最小線寬和線間距分別為15μm和10μm，層間過(guò)孔尺寸為20μm。

實(shí)現(xiàn)這一尺寸的關(guān)鍵技術(shù)大致有三項(xiàng)。（1）在擋片的布線層上形成銅柱凸點(diǎn)的技術(shù)；（2）把在板上實(shí)施了無(wú)電解鍍膜處理的微控制器芯片高速連接到晶圓上的C2W（Chip-to-Wafer）接合技術(shù)；（3）利用樹(shù)脂封裝整個(gè)晶圓時(shí)，可將芯片和封裝底板間約10μm的縫隙也一同封裝的晶圓鑄模底部填充（Wafer Mold Underfill）技術(shù)。

在將此次的封裝安裝在印刷底板上的狀態(tài)下對(duì)芯片和封裝底板間以及封裝底板和印刷底板間的連接可靠性進(jìn)行評(píng)測(cè)的結(jié)果為，確認(rèn)了在-40℃/+125℃的溫度循環(huán)試驗(yàn)中比較普遍的1000次循環(huán)以上的可靠性。上述成果是在2010年9月于德國(guó)柏林市舉行的封裝技術(shù)國(guó)際學(xué)會(huì)“Electronics System Integration Technology Conferences（ESTC 2010）”上公布的。

此外，通過(guò)采用此次的封裝底板技術(shù)，還可實(shí)現(xiàn)將微控制器芯片和模擬/RF芯片等多個(gè)芯片橫向并列互連的“SiWLP（System in Wafer-Level Package）”。（記者：木村雅秀）
FO-WLP的斷面構(gòu)造和外觀（點(diǎn)擊放大）制造工藝（點(diǎn)擊放大）該公司的SMAFTI技術(shù)。采用該核心技術(shù)開(kāi)發(fā)出了FO-WLP。（點(diǎn)擊放大）

本站聲明：本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點(diǎn)，本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請(qǐng)及時(shí)聯(lián)系本站刪除。

換一批

DIY伽馬射線光譜儀

全球半導(dǎo)體短缺讓所有微控制器使用者的生活都變得難熬了起來(lái)，如今的訂貨周期有時(shí)會(huì)長(zhǎng)達(dá)好幾年。不過(guò)，售價(jià)4美元的樹(shù)莓派Pico是一個(gè)亮點(diǎn)，它是一個(gè)以新型RP2040芯片為基礎(chǔ)的微控制器。RP2040不僅有強(qiáng)大的計(jì)算能力，還沒(méi)...

關(guān)鍵字：半導(dǎo)體微控制器芯片

[智能硬件]

CPU中央處理器工藝要素了解嗎?大佬解讀CPU技術(shù)參數(shù)!

在這篇文章中，小編將對(duì)CPU中央處理器的相關(guān)內(nèi)容和情況加以介紹以幫助大家增進(jìn)對(duì)CPU中央處理器的了解程度，和小編一起來(lái)閱讀以下內(nèi)容吧。

關(guān)鍵字： CPU 中央處理器晶圓

[科技最前沿]

智原推出14納米IP組合于三星SAFE?平臺(tái)

智原科技今日宣布其支持三星14納米LPP工藝的IP硅智財(cái)已在三星SAFE? IP平臺(tái)上架，提供三星晶圓廠客戶采用。

關(guān)鍵字：晶圓芯片

[美通社全球TMT]

未來(lái)居推出有線一體式RCU智能網(wǎng)關(guān)

（全球TMT2022年10月14日訊）近期，小米生態(tài)鏈企業(yè)未來(lái)居面向高星酒店及連鎖酒店推出有線一體式RCU（金屬殼版），該產(chǎn)品由未來(lái)居獨(dú)立自主研發(fā)，是一款系統(tǒng)化的高性能、高集成、低消耗的智能網(wǎng)關(guān)設(shè)備。RCU（客房智能控...

關(guān)鍵字：智能網(wǎng)關(guān) RC 金屬布線

[快訊]

臺(tái)積電第三季度7納米及更先進(jìn)制程占晶圓總收入54%

臺(tái)積電(TSMC)公布2022年第三季度業(yè)績(jī)。第三季度合并營(yíng)收為6131.4億元新臺(tái)幣，上年同期為4146.7億元新臺(tái)幣，同比增長(zhǎng)47.9%，環(huán)比增長(zhǎng)14.8%；凈利潤(rùn)2808.7億元新臺(tái)幣，上年同期新臺(tái)幣1562.6億...

關(guān)鍵字：臺(tái)積電晶圓先進(jìn)制程 TSMC

[智能硬件]