晶圓代工大廠聯(lián)華電子(UMC，以下簡稱聯(lián)電)與全球半導體設(shè)計制造提供軟體、IP與服務的領(lǐng)導廠商新思科技(Synopsys)共同宣布兩家公司的合作已獲得成果，采用新思科技 DesignWare 邏輯庫的 IP 組合，和 Galaxy 實作平臺的一部分-寄生StarRC萃取方案，成功完成了聯(lián)電第一個 14奈米 FinFET 制程驗證工具的設(shè)計定案。
聯(lián)電表示，由于 FinFET 制程所具備的效能、功耗、晶片內(nèi)變異性，以及比平面CMOS制程較低的數(shù)據(jù)保留電壓等優(yōu)勢，引起了晶片設(shè)計公司高度的興趣；此制程驗證工具將提供初期的數(shù)據(jù)，讓聯(lián)電得以調(diào)整其 14奈米FinFET制程，并且最佳化 Synopsys 的 DesignWare IP 產(chǎn)品組合，藉以得到最佳化的功耗，性能和面積。

它同時也提供了數(shù)據(jù)，讓 FinFET 模擬模型與矽制程結(jié)果有更好的關(guān)聯(lián)性。在雙方持續(xù)進展中的合作關(guān)系上，采用新思科技DesignWare矽智財解決方案來認證聯(lián)華電子14奈米FinFET制程，可視為是雙方此次合作的第一座里程碑。