[導讀]晶圓龍頭臺積電(2330)高階制程28納米以下訂單絡繹不絕,意外成為目前全球移動通信大會(MWC)的焦點。該公司在昨宣布其大客戶全球最大通訊芯片公司美國高通的驍龍800系列(Snapdragon 800)4核心處理器,為首款利用28納米
晶圓龍頭臺積電(2330)高階制程28納米以下訂單絡繹不絕,意外成為目前全球移動通信大會(MWC)的焦點。該公司在昨宣布其大客戶全球最大通訊芯片公司美國高通的驍龍800系列(Snapdragon 800)4核心處理器,為首款利用28納米高效能行動運算制程量產的芯片后,今晨又宣布與另一大客戶美商Altera的長期合作關系,并將為Altera推出20納米產品,近期包括LG、邁威爾(Marvell)等客戶一一公布采用臺積電28納米技術、肯定臺積電品牌,打破過往客戶不愿將代工廠明說的慣例,也讓臺積電在高階制造的客戶能見度相當高。
臺積電與合作20年的Altera今日重申雙方長期合作伙伴關系的承諾,未來將持續(xù)在場域可程序化閘陣列(FPGA)芯片領域進行研發(fā)創(chuàng)新,共同締造新的里程碑,目前包括賽靈思(Xilinx)在內的全球前兩大FPGA,現都是臺積電客戶。
Altera董事長John Daane表示,現正與臺積電密切合作開發(fā)下一世代制程產品,該公司將藉助臺積公司具有成本效益的20納米系統(tǒng)單芯片 (20SoC)制程提升未來主要產品的功耗及效能,而新的產品線將涵蓋多項對兩家公司而言皆具代表性的產品,同時展現卓越的創(chuàng)新技術,將持續(xù)仰賴臺積電未來所開發(fā)出來的更先進制程以打造更多樣化的產品,滿足各類終端電子產品對于性能、傳輸帶寬、以及功耗效率的需求。
臺積電日前法說會上曾表示,28納米將會是今年營運成長最主要的動力,在市場「贏過競爭對手很多」,在產能上去年已經成長近30倍,今年產能還會再比去年再增加3倍,而占營收比重,也會由去年第四季的22%大幅成長至30%以上,將成為臺積電今年最主要要的營收來源。臺積電目前擴產目標已逐漸朝向20納米制程發(fā)展,企圖拉大與競爭對手差距。
臺積電董事長張忠謀預估,20納米制程到2014年的產能,將會大于2012年28納米制程的貢獻程度,而2014年第一年的產能也會高于28納米第一年的產能,20納米將會是明年臺積電的主力產品。
本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯系該專欄作者,如若文章內容侵犯您的權益,請及時聯系本站刪除( 郵箱:macysun@21ic.com )。
3月29日消息,NVIDIA CEO黃仁勛近日在接受科技節(jié)目專訪時,對臺積電給出高度評價,稱其憑借先進技術與客戶導向兩大核心優(yōu)勢,成為支撐全球AI需求快速轉化為實際產能的關鍵力量。
關鍵字:
臺積電
2nm
中國,上海——2026年3月26日——低功耗可編程領域的領導者,萊迪思半導體(NASDAQ: LSCC)今日宣布正式加入英偉達(NVIDIA) Halos AI系統(tǒng)檢測實驗室生態(tài)體系。該實驗室是首個獲得美國國家標準協(xié)會認...
關鍵字:
物理人工智能
傳感器
FPGA
在工業(yè)自動化的“神經網絡”中,EtherCAT憑借其獨特的“飛過處理”機制,已成為實時控制領域的王者。不同于傳統(tǒng)以太網的存儲轉發(fā),EtherCAT數據幀在經過每個從站時,硬件直接從中提取數據并插入響應,這種“邊飛邊修”的...
關鍵字:
EtherCAT
FPGA
總線
在復雜的SoC芯片設計流程中,硬件與軟件的“割裂”往往是導致項目延期的元兇。當RTL代碼還在仿真階段時,軟件團隊只能基于指令集模擬器(ISS)進行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實硬件的時序細節(jié)。此時,FPGA原型驗...
關鍵字:
SoC
硬件加速
FPGA
在工業(yè)4.0浪潮中,邊緣計算網關正成為連接物理世界與數字世界的核心樞紐。面對多路傳感器產生的海量數據洪流,傳統(tǒng)單芯片架構已難以滿足實時性與算力的雙重需求。NVIDIA Jetson與FPGA的異構組合,通過"前端FPGA...
關鍵字:
邊緣計算
NVIDIA Jetson
FPGA
在高速網絡通信領域,FPGA憑借其并行處理能力成為實現以太網MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構建高效的包處理流水線(Packet Pro...
關鍵字:
以太網
MAC
FPGA
在FPGA實現數字信號處理(DSP)算法時,DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運算(MAC)的優(yōu)化實現,分享流水線設計與資源復用的實用技巧,幫助開發(fā)者在有限資源下實現更高吞...
關鍵字:
FPGA
DSP
在異構計算的浪潮中,FPGA憑借其可重構特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當我們試圖通過OpenCL將FPGA納入統(tǒng)一計算平臺時,一個巨大的幽靈始終盤旋在系統(tǒng)上方——內存帶寬瓶頸。PCIe總線的有限帶寬與...
關鍵字:
OpenCL
FPGA
將成熟的ASIC設計遷移至FPGA平臺,絕非簡單的“復制粘貼”。ASIC設計追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構,直接移植往往導致資源利用率低下甚至時序收...
關鍵字:
ASIC
FPGA
在高性能FPGA設計中,DSP48E2 Slice絕非僅僅是一個簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費其潛在的算力。作為Xilinx UltraScale+架構的核心算術引擎,DSP48E2集成了預加器、...
關鍵字:
DSP48E2
FPGA
在浩瀚宇宙中,高能粒子如隱形的子彈,時刻轟擊著航天器的電子核心。對于FPGA而言,單粒子翻轉(SEU)可能導致邏輯狀態(tài)突變,引發(fā)災/難性后果。此時,三模冗余(TMR)技術便成為守護系統(tǒng)可靠的“神盾”,它通過硬件代價換取極...
關鍵字:
抗輻射加固設計
FPGA
三模冗余
在FPGA設計中,資源不足是工程師常面臨的“緊箍咒”。當復雜的數字信號處理(DSP)算法或神經網絡模型所需的邏輯單元(LUT)和DSP Slice遠超芯片容量時,直接映射往往行不通。此時,Time-Multiplexin...
關鍵字:
資源復用
Time-Multiplexing
FPGA
在硬件加速的星辰大海中,FPGA(現場可編程門陣列)宛如一顆璀璨的明珠,以其無與倫比的并行計算能力和靈活性,成為打破摩爾定律瓶頸的“破局者”。然而,昂貴的硬件成本與漫長的開發(fā)周期曾讓無數開發(fā)者望而卻步。如今,AWS F1...
關鍵字:
FPGA
云平臺
在硬件設計的浪潮中,RISC-V架構憑借其開放性與模塊化,已成為創(chuàng)新的“黃金賽道”。而FPGA則為這種創(chuàng)新提供了無限可能的“試驗田”。通過將Rocket Chip生成器與FPGA結合,開發(fā)者不僅能快速構建定制化SoC,更...
關鍵字:
RISC-V
FPGA
Rocket Chip
在高性能FPGA設計中,時序收斂是決定系統(tǒng)穩(wěn)定性的核心挑戰(zhàn)。隨著工藝節(jié)點演進至7/nm及以下,時鐘頻率突破GHz門檻,自動布局布線工具常因資源競爭或路徑過長導致關鍵路徑時序違例。此時,手動布局與布線約束成為突破瓶頸的關鍵...
關鍵字:
FPGA
時序收斂
在邊緣計算與物聯網快速發(fā)展的背景下,FPGA憑借其并行計算特性和低功耗優(yōu)勢,成為實時AI推理的理想硬件平臺。本文將系統(tǒng)闡述如何將TensorFlow/PyTorch模型通過量化、編譯等步驟部署到Xilinx DPU(深度...
關鍵字:
AI模型
FPGA
ensorFlow
PyTorch
在工業(yè)控制、通信基站等高可靠性系統(tǒng)中,FPGA的靜態(tài)配置模式難以滿足功能升級與故障修復的實時性需求。動態(tài)重配置(Partial Reconfiguration, PR)技術允許在系統(tǒng)運行期間修改FPGA部分區(qū)域邏輯,實現...
關鍵字:
FPGA
動態(tài)重配置
在復雜SoC設計驗證中,多片FPGA互聯已成為突破單芯片資源限制的關鍵方案。然而,跨芯片信號傳輸帶來的布線延遲和引腳分配沖突,常導致系統(tǒng)性能下降甚至功能異常。本文基于Xilinx Virtex UltraScale+系列...
關鍵字:
FPGA
布線
SoC
在FPGA設計中,時序收斂是工程師面臨的終/極挑戰(zhàn)。當系統(tǒng)時鐘頻率突破200MHz時,建立時間(Setup Time)往往成為阻礙設計成功的"后一公里"難題。本文將深入解析Vivado和Quartus工具鏈中的物理優(yōu)化策...
關鍵字:
Vivado
Quartus
FPGA
時序收斂
2026年3月18日 – 專注于引入新品的全球電子元器件和工業(yè)自動化產品授權代理商貿澤電子 (Mouser Electronics) 即日起開售Altera全新Agilex? 5 FPGA和SoC產品。Agilex 5系...
關鍵字:
FPGA
SoC
數據中心