美商電子設(shè)計(jì)自動(dòng)化（EDA）軟件公司益華計(jì)算機(jī)（Cadence）昨（18）日宣布，臺(tái)積電（2330）透過開發(fā)CoWoS測(cè)試載具，包含系統(tǒng)單芯片（SoC）與Cadence Wide I/O存儲(chǔ)器控制器和實(shí)體層IP ，已經(jīng)驗(yàn)證Cadence 3D-IC技術(shù)適用于其CoWoS參考流程。
益華計(jì)算機(jī)指出，這是晶圓廠市場(chǎng)第1個(gè)芯片驗(yàn)證的參考流程，能夠?qū)崿F(xiàn)多重晶粒整合，并且具備臺(tái)積電CoWoS與Cadence 3D-IC技術(shù)。