[導讀]上海和英國劍橋2012年2月27日電 /美通社亞洲/ 國際領先的 IC 設計公司及一站式服務供應商 燦芯半導體(上海)有限公司(以下簡稱“燦芯半導體”)與中芯國際集成電路制造有限公司(“中芯國際”,紐約證券交易所:SM
上海和英國劍橋2012年2月27日電 /美通社亞洲/ 國際領先的 IC 設計公司及一站式服務供應商 燦芯半導體(上海)有限公司(以下簡稱“燦芯半導體”)與中芯國際集成電路制造有限公司(“中芯國際”,紐約證券交易所:SMI,香港聯(lián)合交易所:0981.HK)及 ARM 今日聯(lián)合宣布,采用中芯國際40納米低漏電工藝的 ARM? Cortex?-A9 MPCore? 雙核測試芯片首次成功流片。
該測試芯片基于 ARM Cortex-A9 雙核處理器設計,采用了中芯國際的40納米低漏電工藝。處理器使用了一個集 32K I-Cache 和 32K D-Cache,128 TLB entries,NEON? 技術,以及包括調(diào)試和追蹤技術的 CoreSight? 設計套件。除高速標準單元庫,該測試芯片還采用高速定制存儲器和單元庫以提高性能。設計規(guī)則檢測之簽核流程(sign-off)結(jié)果已達到 900MHz(WC),預計2012年第二季度流片結(jié)束后,實測結(jié)果將達到1.0GHz。
該測試芯片基于 ARM Cortex-A9 雙核處理器設計,采用了中芯國際的40納米低漏電工藝。處理器使用了一個集 32K I-Cache 和 32K D-Cache,128 TLB entries,NEON? 技術,以及包括調(diào)試和追蹤技術的 CoreSight? 設計套件。除高速標準單元庫,該測試芯片還采用高速定制存儲器和單元庫以提高性能。設計規(guī)則檢測之簽核流程(sign-off)結(jié)果已達到 900MHz(WC),預計2012年第二季度流片結(jié)束后,實測結(jié)果將達到1.0GHz。





