GLOBALFOUNDRIES宣布支援EDA領(lǐng)導(dǎo)廠商20奈米設(shè)計流程
[導(dǎo)讀]張琳一 格羅方德半導(dǎo)體(GLOBALFOUNDRIES)于9月14日在新竹國賓飯店盛大舉行一年一度的全球科技論壇(Global Technology Conference;GTC),包括GLOBALFOUNDRIES首席執(zhí)行長Ajit Manocha及其他資深總裁和專業(yè)人士均親臨活
張琳一 格羅方德半導(dǎo)體(GLOBALFOUNDRIES)于9月14日在新竹國賓飯店盛大舉行一年一度的全球科技論壇(Global Technology Conference;GTC),包括GLOBALFOUNDRIES首席執(zhí)行長Ajit Manocha及其他資深總裁和專業(yè)人士均親臨活動現(xiàn)場,并以GLOBALFOUNDRIES生態(tài)系統(tǒng)合作伙伴之間的真正協(xié)作為議題,針對如何在尖端和主流CMOS技術(shù),以及高電壓、嵌入式非動態(tài)記憶體、RF、模擬和MEMS解決方案等領(lǐng)域內(nèi),通過這種協(xié)作來推動產(chǎn)品創(chuàng)新,發(fā)表自身的看法與觀點。
此外,GLOBALFOUNDRIES日前亦宣布該公司頂尖的20奈米制程在因應(yīng)市場方面的一項重大進(jìn)展,利用電子設(shè)計自動化(EDA)的領(lǐng)導(dǎo)性廠商如Cadence、Magma、 Mentor、Synopsys的流程,成功制出測試晶片。目前格羅方德半導(dǎo)體已準(zhǔn)備就緒,要讓顧客評估該公司的20奈米設(shè)計。
格羅方德半導(dǎo)體的設(shè)計實行(design enablement)資深副總裁Mojy Chian表示,致力提供客戶time-to-market的優(yōu)勢,該公司與EDA伙伴盡早合作的模式加快了整體的開發(fā)周期,并讓客戶接觸到制程的內(nèi)部工作,所以客戶便能有信心的把他們的設(shè)計專注于最先進(jìn)的制造力上。這是格羅方德半導(dǎo)體最新的制程在迅速因應(yīng)市場方面的一項重大成就,同? 禸簽N繼續(xù)提升這種設(shè)計實行的支援。
前述4家EDA廠商都展示了其配置與布線(place-and-route )工具與技術(shù)檔案能夠支援20奈米制程相關(guān)的進(jìn)階規(guī)則。他們的流程包括了雙重曝影(double patterning)技術(shù)的元件庫預(yù)備步驟,而這是一種復(fù)雜的平板印刷技術(shù),對于20奈米以及更先進(jìn)制程的設(shè)計業(yè)者形成了新的挑戰(zhàn)。這種20奈米測試晶片需要雙重曝影,且經(jīng)由各個EDA伙伴的實施而貢獻(xiàn)出了一個大型的配置與布線設(shè)計。每項設(shè)計在制成晶片之前,都經(jīng)過格羅方德半導(dǎo)體徹底的效力驗證,并以20奈米認(rèn)可驗證臺進(jìn)行檢查。因同EDA廠商進(jìn)行早期且廣泛的20奈米合作,所= 的設(shè)計都迅速的結(jié)束,而已成功的進(jìn)入晶片制作階段。
格羅方德半導(dǎo)體除了展現(xiàn)對于20奈米配置與布線流程中所有關(guān)鍵步驟的全面支援,包括雙重曝影的元件庫預(yù)備、配置(placement)、時脈樹合成(clock tree synthesis)、保持固定(hold fixing)、布線、與布線后最佳化(post route optimization)之外,并與上述的各家EDA廠商合作而納入技術(shù)與對應(yīng)檔案(mapping files)所需的設(shè)定與支援。該流程也將展現(xiàn)對于擷取(extraction)、靜態(tài)時序分析(static timing analysis)與實體驗證(physical verification)的晶圓廠支援。對于欲評估20奈米技術(shù)的顧客,格羅方德半導(dǎo)體將提供設(shè)計、元件庫與完整的廠商流程稿。
此外,GLOBALFOUNDRIES日前亦宣布該公司頂尖的20奈米制程在因應(yīng)市場方面的一項重大進(jìn)展,利用電子設(shè)計自動化(EDA)的領(lǐng)導(dǎo)性廠商如Cadence、Magma、 Mentor、Synopsys的流程,成功制出測試晶片。目前格羅方德半導(dǎo)體已準(zhǔn)備就緒,要讓顧客評估該公司的20奈米設(shè)計。
格羅方德半導(dǎo)體的設(shè)計實行(design enablement)資深副總裁Mojy Chian表示,致力提供客戶time-to-market的優(yōu)勢,該公司與EDA伙伴盡早合作的模式加快了整體的開發(fā)周期,并讓客戶接觸到制程的內(nèi)部工作,所以客戶便能有信心的把他們的設(shè)計專注于最先進(jìn)的制造力上。這是格羅方德半導(dǎo)體最新的制程在迅速因應(yīng)市場方面的一項重大成就,同? 禸簽N繼續(xù)提升這種設(shè)計實行的支援。
前述4家EDA廠商都展示了其配置與布線(place-and-route )工具與技術(shù)檔案能夠支援20奈米制程相關(guān)的進(jìn)階規(guī)則。他們的流程包括了雙重曝影(double patterning)技術(shù)的元件庫預(yù)備步驟,而這是一種復(fù)雜的平板印刷技術(shù),對于20奈米以及更先進(jìn)制程的設(shè)計業(yè)者形成了新的挑戰(zhàn)。這種20奈米測試晶片需要雙重曝影,且經(jīng)由各個EDA伙伴的實施而貢獻(xiàn)出了一個大型的配置與布線設(shè)計。每項設(shè)計在制成晶片之前,都經(jīng)過格羅方德半導(dǎo)體徹底的效力驗證,并以20奈米認(rèn)可驗證臺進(jìn)行檢查。因同EDA廠商進(jìn)行早期且廣泛的20奈米合作,所= 的設(shè)計都迅速的結(jié)束,而已成功的進(jìn)入晶片制作階段。
格羅方德半導(dǎo)體除了展現(xiàn)對于20奈米配置與布線流程中所有關(guān)鍵步驟的全面支援,包括雙重曝影的元件庫預(yù)備、配置(placement)、時脈樹合成(clock tree synthesis)、保持固定(hold fixing)、布線、與布線后最佳化(post route optimization)之外,并與上述的各家EDA廠商合作而納入技術(shù)與對應(yīng)檔案(mapping files)所需的設(shè)定與支援。該流程也將展現(xiàn)對于擷取(extraction)、靜態(tài)時序分析(static timing analysis)與實體驗證(physical verification)的晶圓廠支援。對于欲評估20奈米技術(shù)的顧客,格羅方德半導(dǎo)體將提供設(shè)計、元件庫與完整的廠商流程稿。





