目前，限制SSD普及的門檻依然是昂貴的價格和較小的容量，而各大閃存制造廠商也在為SSD的普及，積極地研制新制程技術，以期望帶來更具性價比的產品。顯然，英特爾和美光的合作，使兩家公司在技術和創(chuàng)新上走在了其他公司的前面。

25nm NAND芯片晶圓照片

英特爾和美光在年初宣布將投入2bit單元 25nm MLC NAND閃存制造，這項新技術的采用有利于SSD容量的提升以及價格的下滑。因此，能有效地促進SSD的市場普及力度。說到英特爾和美光，我們不得不提到 IMFT(Intel-Micron Flash Technologies)公司。英特爾、美光閃存技術公司(簡稱IMFT)是英特爾(Intel)與美光(Micron)在2006年成立的合資企業(yè)，共同投資額超過20億美元。IMFT結合英特爾(Intel)與美光(Micron)兩家的資產、技術和行業(yè)經驗，專注于生產NAND快閃記憶體。伴隨著摩爾定律，IMFT公司大約每18個月就能將NAND閃存的密度增加一倍。2006年，他們開始采用50nm工藝生產NAND閃存，然后在2008年啟用了40nm工藝。這種強強合作的研發(fā)方式，催促著體積更小，價格更便宜，存儲容量更高的NAND閃存產品不斷問世。這和我們過去幾年，在SSD市場、 USB閃存驅動器和移動設備存儲市場看到的情況基本吻合，精致小巧、超大容量、超低價格的存儲產品不斷出現。當然，技術進步的腳步不會因此而停止。在 2010年2月1日，IMFT又向前邁出一大步，正式發(fā)布25nm NAND制造技術。自此，英特爾與美光科技公司聲稱他們擁有全球最先進的半導體工藝技術。而現在，基于新工藝制造的產品已經來到我們身邊。

8GB MLC NAND芯片—167mm2

那么，這對消費者意味著什么?事實上，生產工藝提升到25nm后，大大縮小了NAND閃存芯片面積尺寸，提升存儲密度。和前代產品相比，其單位體積封裝的芯片數量最多可提升50%。因此，25nm工藝的NAND芯片允許使用體積更小，但密度較高，成本卻較低的設計。例如，一個之前需要32顆NAND芯片才能生產出的SSD固態(tài)硬盤，現在只要16顆NAND芯片即可。少了一半的NAND芯片開銷，將產品體積和生產成本雙雙降低。或者，可以用32顆新工藝的 NAND芯片生產出容量翻倍的固態(tài)硬盤?？梢灶A見，新工藝將幫助廠商們刷新固態(tài)硬盤的最大容量上限，而產品的價格卻將進一步下降。
IMFT是如何突破技術極

下面我們來看看IMFT是如何突破技術極限，開發(fā)出25nm NAND生產技術的。在業(yè)界推出34nm NAND閃存芯片之后，大多數專家都懷疑NAND閃存芯片生產工藝是不是已經達到極限，現在英特爾和美光推出的25nm 8GB(64 Gb)每單元2bit的MLC(多級單元)NAND閃存芯片，已經顯示了它們在技術和工藝縮放上的非凡才能，它們甚至已經開始籌劃向18nm進軍。顯然，IMFT正在遵循每12～15個月將制程縮小0.7倍的規(guī)則向前邁進(以邏輯技術的時間尺度來換算大約是0.97倍)。

NAND生產商的產品工藝藍圖

NAND生產商的產品工藝藍圖，其中，IMFT第一次成功地采用浮點門單元技術制造出2xnm的8GB(64 Gb)每單元2bit的NAND閃存芯片。

IMFT的25nm芯片有非常令人吃驚的162mm2電路板印記，單面焊盤布局以及79%的內存面積效率(對比芯片面積)，并且采用48pin無鉛 TSOP封裝。IMFT 25nm NAND閃存芯片另外一個優(yōu)勢就是芯片被劃分為2個32Gb的平面，以搭配單平面或者雙平面運作。因此單位體積內較34nm芯片的容量增加了一倍。位線通道和頁面緩沖區(qū)被放置在芯片的中央，將位線一分為二，這種設計幫助降低位線的電容值，并且改進充電和放電時間。

目前，IMFT 25nm 66單元NAND閃存芯片的NAND閃存陣列開銷(開銷長度/NAND串總長度)百分比為14%。相比之下，之前采用34nm 33單元NAND閃存芯片的閃存陣列開銷為23%，這意味著，電壓控制器必須為邊緣單元專用，并且控制電路必須更智能工作且切換速度必須更快。為了平衡邊緣字線效果和芯片的成本效益，單元0和單元65最有可能是每單元1bit。另外1個替代辦法是采用67單元串，邊緣的單元被用作為所謂的“啞字線”，但是這樣會增加芯片尺寸，變相增加成本。

掃描電鏡照片

IMFT 25nm閃存陣列以字線方向的掃描電鏡照片,IMFT利用高深寬比字線來達到優(yōu)良的門到門絕緣。

其實，IMFT也是首個發(fā)布3xnm工藝的NAND制造商，然后又最先宣布2xnm工藝。但是，與很多同行不同，IMFT的戰(zhàn)略似乎傾向于先縮減芯片工藝，然后在將單元bit數量提升到每單元3bit。如何在每單元3bit(更高密度/低成本)和每單元2bit(更低密度/更可靠存儲)之間選擇，這要取決于存儲設備是用在便攜式廉價存儲(USB)方面還是用在SSD固態(tài)硬盤上。其中的變數還有待于2011年底發(fā)展。就25nm產品來看，它們成功的關鍵在于諸如浸入式光刻、SADP(自對準雙重曝光)、SAPP等工藝技術如何互相整合。IMFT采用這些技術成功地解決了物理、電子、可靠性方面的挑戰(zhàn)。

陣列溝槽深度較淺

IMFT 25nm閃存陣列門級掃描電鏡照片，陣列溝槽深度較淺，允許更密集閃存陣列。

盡管從上面2張掃描電鏡照片當中，我們還無法詳細獲悉浸入式光刻使用程度，但是通過我們的字線末端分析和STI特征分析，我們還是可以洞察光刻和 SADP過程。技術上來說，浸入式光刻是50nm以下NAND閃存芯片采用的主流技術，它協(xié)同SADP技術縮減線寬，避免重疊問題。增強型DP(兩次曝光+間隔方法)可以將浸入式縮小到21nm或者以下。因為EUVL(超紫外線光刻)技術要到2012年才能投入生產，所以浸入式光刻將繼續(xù)在2xnm制程上采用。

IMFT合資企業(yè)架構

IMFT合資企業(yè)架構，IMFT生產的閃存芯片有49%供給Intel及其客戶、51%供給美光及其客戶。
第一個產品將是業(yè)界首個單片8GB的NAND設備

IMFT 25nm NAND制造技術，會有相應的實際產品。第一個產品將是業(yè)界首個單片8GB的NAND設備。在167mm2的Die尺寸上，相同的器件封裝空間當中，它的存儲密度是34nm產品最高存儲密度的兩倍。[!--empirenews.page--]

進入前都必須在隔離室換上潔凈防塵服

它的尺寸小到可以穿過普通光盤中央的孔洞，且存儲容量時是普通CD光盤存儲容量的10倍。在大致相同成本下，SSD固態(tài)硬盤廠商可以提供比前代存儲容量翻倍的產品。

整個車間的員工數量少的驚人，設備卻多得驚人。

事實上，美光與英特爾也是Open NAND Flash Interface(開放式NAND閃存接口，簡稱ONFI)的支持者。ONFI組織是一個致力于開發(fā)NAND閃存和配套設備的高科技公司組成的開放標準聯(lián)盟。

工程師正在觀察設備運轉狀況

NAND閃存芯片的低級別接口規(guī)范化

該組織最初在2006年英特爾開發(fā)者論壇上成立，該組織開始將今天市場上NAND閃存芯片的低級別接口規(guī)范化。這種規(guī)范化的主要動機之一，就是讓不同廠家的NAND閃存芯片可以互換，通過制造商之間的競爭，更快地部署NAND為基礎的產品，同時提供更低的價格。

自動化極高的生產設備

操控這些自動化極高的生產設備才是工程師們需要做的，剩下的交給機器就好。

除了英特爾與美光，ONFI組織還包括一些著名的NAND制造商，如海力士，SanDisk和索尼。上文所述的8GB NAND設備支持ONFI組織2.2接口標準，提供高達200MB/s的帶寬吞吐量。英特爾與美光均對8GB NAND產品感到滿意，認為采用標準同步接口是提升NAND產品傳輸速度的關鍵，標準同步接口對SSD廠商來說也至關重要，SSD廠商嚴重依賴芯片之間的高速通訊。

嚴格的生產環(huán)境

看到鏤空的地面和屋頂了么?在這里，除了生產流程，就連空氣的方向都是有嚴格規(guī)定的。

現在，在IMFT公司目前慶祝成為兩個行業(yè)巨頭的NAND芯片制造機4周年的同時，被它設立在美國猶他州Lehi的半導體芯片制造廠，將美光制造NAND的專長和英特爾的多級Cell技術整合后，正在一周七天，每天24小時地開足馬力生產25nm NAND閃存芯片。

IMFT所有機械動作均在工程師監(jiān)控下

該芯片制造廠的中心區(qū)域是潔凈室，那里的環(huán)境得到嚴格控制，空氣經過嚴格過濾，以消除微米級粉塵，最終每立方米空氣當中的微米級粉塵不超過10粒。進入生產車間之前，我們換上潔凈防塵服，也被稱為所謂的“兔子套裝”。這種服裝覆蓋了身體各個部位，除了眼睛和鼻子。IMFT公司核心生產區(qū)的工作人員數量之少，令人吃驚。據解釋，我們看到的人大多是技術人員，他們的工作職責是進行預防性維護和確保設備根據規(guī)范進行正常運轉。芯片生產主要依靠忙碌的全自動化晶圓生產設備，以及將晶圓原材料傳輸到工作區(qū)各個生產站的傳輸設備。
25nm新工藝的NAND閃存芯片已經開始量產

下圖中的橙色容器被稱為前端開口片盒(簡稱FOUP)，其中每個FOUP可裝載最多25片300mm晶圓。一旦FOUP達到芯片生產鏈上的某個加工點，每張晶圓片都會有專門的自動化工具對其進行處理，然后FOUP被運送到下一個加工點，相同設備重復相同的加工。

運輸中的FOUP

晶圓廠內走廊，頂端的自動運輸系統(tǒng)(簡稱AMHS)正在以每小時13公里的速度將晶圓在各個制造環(huán)節(jié)間來回運輸，24小時不停歇。每個運載器都搭載了一個前端開口片盒(FOUP)，廠內地面全部打孔，保證空氣從上向下流通，將落塵盡可能減到最小。

加工中的FOUP

FOUP片盒掛接在一個制造階段設備上，后面的那個正在被AMHS吊起。一塊光刻掩膜，光刻過程簡單的說就是將這塊掩膜上的圖案“縮印”到晶圓上。

運載器上的FOUP正在被AMHS吊起

IMFT年中時就曾表示，采用25nm新工藝的NAND閃存芯片已經開始量產。而可預期的情況，就是將會有更便宜，容量更大的固態(tài)硬盤SSD上市。

25nm NAND閃存晶圓切邊特

光刻過程中的芯片特寫

雖然不知道屆時會有哪些產品采用，但至少第三代的X25-M就使用了25nm新工藝制造的閃存。在到2011年上半年，還將會出現160GB、320GB以及600GB容量的產品，而美光甚至計劃推出1TB容量的SSD，讓我們拭目以待吧。

復雜又高效的自動運輸系統(tǒng)的立體結構

自動運輸系統(tǒng)的高速軌道

3D NAND技術

NAND Flash工藝平均每12到15個月即跨越一個制程世代，速度遠快于摩爾定律的18個月。自今年第一季開始，包括IMFT和Samsung都宣告已邁入 2xnm工藝世代。然而，目前采用平面(planar)技術的2D NAND Flash卻不斷地面臨制程微縮所帶來的各種挑戰(zhàn)。首當其沖的是可靠性問題。當內存單元尺寸不斷微縮之際，能夠容納的電子數量也隨之減少，這很容易提供電子漏失的比率，導致可靠性降低。例如，在大約50nm制程世代，內存單元內的電子數量還能維持在100多個，但當微縮到1xnm左右時，電子數可能會降到 10個左右了。因此，無論是每單元3位，或是每單元4位，這些跟隨制程微縮所發(fā)展出來的提高內存容量的架構都存在著可靠性問題，最多只能應用在一些消費裝置上。不久前，業(yè)界普遍認為NAND Flash會在2xnm遭遇瓶頸。但隨著該領域主導廠商陸續(xù)宣布導入2xnm制程，目前業(yè)界認為10nm很有可能成為NAND Flash的微縮極限。這也激起了廠商開發(fā)可實現更大容量3D內存技術的興趣。[!--empirenews.page--]

目前3D NAND技術包括P-BiCS(Pipe-shaped Bit Cost Scalable),TCAT(Terabit Cell Array Transistor)及VSAT(Vertical Stacked Array Transistor),3D VG NAND等。其中，3D VG NAND技術創(chuàng)新之處，在于它消除了晶粒堆棧架構中最常見的干擾問題。目前，幾乎所有3D內存技術的電流都是垂直流動或呈U型流動，層與層之間的內存晶粒很容易產生相互干擾(Z-Interference)。而3D VG技術采用三平面相交成一點，以決定內存位置。3D VG技術中的電流是沿Y軸水平流動，消除了內存晶粒間的電流干擾問題、減小內存厚度、增加層數，進而可提升內存密度，并具有較好的讀取電流以及多位記憶能力。

3D VG技術架構圖

這些3D NAND技術為下世代大容量NAND Flash提出了一條更經濟、更有效益的發(fā)展途徑?，F有的浮閘技術無法再適用于發(fā)展3D NAND了，因為該架構是將電荷儲存在浮閘中，而浮閘本身為導體，為防止電荷流動，每個浮閘都必須絕緣，這使其不利于發(fā)展3D堆棧。這些3D NAND技術在產品生產上都采用一體成形制造法。所謂一體成形制造法是在第一層NAND上使用27道光罩，但隨后連續(xù)成長8層后，便只需一道光罩。該方法在2007年由東芝提出，其Bit Cost scalable(BiCS)TFT SONOS便是采用這種技術。目前，三星(Samsung)的TACT、VSAT;東芝的P-BiCS和3D VG，都屬于一體成形3D內存技術，可大幅削減生產成本。

charge Trap Memory(電荷捕捉內存)技術

電荷捕捉內存組件預期將成為亞25nm世代產品的解決方案，也是IMFT的重要研究項目。在1960年代末期發(fā)明的硅-氧-氮-氧-硅(SONOS)組件就是其中一種型態(tài)的電荷捕捉內存組件。該種組件是將電荷儲存在氮化硅材料當中。然而，傳統(tǒng)的SONOS內存組件存在著一種應用上的限制，就是我們無法找到一個合適的穿隧氧化層厚度來同時達到優(yōu)良的抹除速度以及數據保存能力。最近這幾年一種新的電荷捕捉閃存組件被提出具有克服傳統(tǒng)SONOS組件應用上限制的能力。

charge Trap Memory結構圖

該種內存組件稱作能帶隙工程硅-氧-氮-氧-硅(BE-SONOS)組件。在采用非常薄的氧-氮-氧穿隧阻障層(一般來說各層厚度約在13/20/25 埃)的情況下，高電場下的電荷穿隧距離會因為能帶隙消除效應而有效降低。此時幾乎僅存第一層超薄氧化層扮演有效之電荷穿隧障礙，因此大大提高了電洞穿隧電流。另一方面當電荷儲存狀態(tài)的低電場條件下，不論電子自儲存層中逸失或是電洞穿隧進入儲存層之能力皆會因為整個氧-氮-氧穿隧阻障層的阻擋而顯著降低。