一貫強(qiáng)調(diào)搶占技術(shù)制高點(diǎn)的Altera在28nm節(jié)點(diǎn)FPGA開(kāi)發(fā)上又一次跑在了 Xilinx的前面，日前Altera在深圳隆重揭開(kāi)了其下一代28nm Stratix V FPGA的謎底。

Stratix V FPGA的主要性能突破包括：集成66個(gè)28Gbps串行收發(fā)器（每通道功耗僅200mW）、提供1.6Tbps串行交換能力、提供12.5Gbps背板驅(qū)動(dòng)和28Gbps芯片至芯片驅(qū)動(dòng)能力、提供7組72位 1600Mbps DDR3接口、以及提供1840 GMACS或1000 GFLOPS計(jì)算能力、業(yè)界第一款精度可變的DSP模塊、53Mb嵌入式存儲(chǔ)器、在FPGA上高度集成的硬核IP（包括PCIe接口）。

Altera 亞太區(qū)高級(jí)市場(chǎng)經(jīng)理羅嘉鸞表示：“Stratix V的開(kāi)發(fā)成功進(jìn)一步拉大了與我們的主要競(jìng)爭(zhēng)對(duì)手在高速串口能力方面的距離，因?yàn)橹两裎疫€沒(méi)聽(tīng)說(shuō)哪個(gè)客戶(hù)在用別人的11.3Gbps高速串口產(chǎn)品。 Stratix V的12.5Gbps背板驅(qū)動(dòng)和28Gbps芯片至芯片驅(qū)動(dòng)能力在業(yè)內(nèi)也是遠(yuǎn)遠(yuǎn)領(lǐng)先的，這一能力使得客戶(hù)無(wú)需再配備額外的驅(qū)動(dòng)器，從而不僅可節(jié)省BOM成本，而且可提高系統(tǒng)可靠性?！?br>
Stratix V采用TSMC高性能28nm HKMG工藝制造，該工藝提供的性能比其它28nm工藝高出35%，這使得它可提供速度最快、功效最高的收發(fā)器。這一工藝也使得Stratix V的系統(tǒng)總功耗比前一代Stratix IV低30%。

“這一工藝使得Stratix V能滿(mǎn)足高端系統(tǒng)客戶(hù)提出的在相同的引腳布局中以相同甚至更低的功耗和成本實(shí)現(xiàn)更大帶寬的要求?！绷_嘉鸞指出，“我們承認(rèn)Stratix V的功耗性能比不上我們主要競(jìng)爭(zhēng)對(duì)手的28nm FPGA，因?yàn)樗麄冞x擇的是高性能低功耗28nm工藝。我們認(rèn)為，高性能和低功耗是一對(duì)矛盾的指標(biāo)，不可能同時(shí)兼顧。我們選擇了高性能的工藝，是因?yàn)槲覀冋J(rèn)為客戶(hù)更加需要高性能?！?br>

Stratix V FPGA

Altera做出這一決策是因?yàn)樗麄兛吹皆诟叨送ㄐ?、廣播、軍事和計(jì)算機(jī)存儲(chǔ)系統(tǒng)市場(chǎng)上，帶寬是一個(gè)最需要突破的瓶頸。目前移動(dòng)互聯(lián)網(wǎng)產(chǎn)品的豐富正推動(dòng)帶寬以每年50%的速度增長(zhǎng)，40G和100G城域網(wǎng)和骨干網(wǎng)通信系統(tǒng)已開(kāi)始應(yīng)用，并將很快過(guò)渡到400G通信系統(tǒng)。3D TV和1080p HDTV目前正在全球迅速發(fā)展。在軍事應(yīng)用上，更多更高精度的傳感器需要更快地互聯(lián)到?jīng)Q策點(diǎn)，越來(lái)越高的智能化和安全防衛(wèi)需求也需要更高的計(jì)算處理能力。在計(jì)算機(jī)存儲(chǔ)領(lǐng)域，云計(jì)算趨勢(shì)也正在推動(dòng)對(duì)更高帶寬的需求。

為了滿(mǎn)足這些關(guān)鍵高端應(yīng)用市場(chǎng)對(duì)更高帶寬的需求，Altera Stratix V系列FPGA將包括四種型號(hào)產(chǎn)品，以更好地滿(mǎn)足無(wú)線(xiàn)/固網(wǎng)通信、廣播、軍事、計(jì)算機(jī)和存儲(chǔ)、以及測(cè)試和醫(yī)療市場(chǎng)的多種針對(duì)性應(yīng)用需求。它們包括：1）Stratix V GT FPGA，業(yè)界唯一面向100G以上系統(tǒng)，并集成28Gbps收發(fā)器的FPGA；2）Stratix V GX FPGA，支持多種應(yīng)用的600Mbps至12.5Gbps收發(fā)器；3）Stratix V GS FPGA，提供600Mbps至12.5Gbps收發(fā)器，適用于高性能DSP應(yīng)用；4）Stratix V E FPGA，適用于A(yíng)SIC原形開(kāi)發(fā)和仿真以及高性能計(jì)算應(yīng)用的高密度FPGA。

以100G帶寬接口為例，如用Stratix IV來(lái)實(shí)現(xiàn)，需要10個(gè)11.3Gbps收發(fā)器來(lái)實(shí)現(xiàn)，其總功耗為1.58W，但如用Stratix V來(lái)實(shí)現(xiàn)，則只需要4個(gè)28Gbps收發(fā)器就可以了，其總功耗僅為0.8W，也就是說(shuō)功耗可節(jié)省一半。

Altera產(chǎn)品和企業(yè)市場(chǎng)副總裁Vince Hu說(shuō)：“第五代Stratix系列創(chuàng)新技術(shù)極大地提高了高端FPGA器件的密度和I/O性能，進(jìn)一步鞏固了FPGA相對(duì)于A(yíng)SIC和ASSP的競(jìng)爭(zhēng)優(yōu)勢(shì)。Altera一直致力于解決提高帶寬、同時(shí)滿(mǎn)足設(shè)計(jì)成本和功耗要求這一難題。從內(nèi)核到I/O，我們研究了Stratix V FPGA的所有指標(biāo)，確保該器件具有最佳性能、密度和集成度?！?br>
Stratix V FPGA支持多種3G、6G和10G協(xié)議以及電氣標(biāo)準(zhǔn)，滿(mǎn)足兼容性要求。例如，10G/40G/100G、Serial RapidIO 2.0、Interlaken和PCI Express（PCIe）Gen 3、Gen 2、Gen 1。該器件支持與10G背板（10GBASE-KR）和光模塊的直接鏈接。

羅嘉鸞表示：“Stratix V是業(yè)內(nèi)第一款可提供精度可變DSP模塊的FPGA，這使得它可提供業(yè)內(nèi)效率最高、性能最好的多精度DSP數(shù)據(jù)通路和功能，如FFT、FIR和浮點(diǎn) DSP?！?br>
Stratix V另一最具Altera特色的改進(jìn)是集成了2個(gè)嵌入式HardCopy模塊，它可提供700K等價(jià)邏輯單元、1千4百萬(wàn)個(gè)ASIC邏輯門(mén)。它使得客戶(hù)可在 Stratix V中實(shí)現(xiàn)集成度最高的硬核IP，從而可在沒(méi)有成本或功耗代價(jià)情況下提高FPGA器件的性能。

羅嘉鸞說(shuō)：“與軟核邏輯相比，硬核邏輯功耗可降低65%，性能提高2倍。而且它使得客戶(hù)僅需3-6個(gè)月的周期就可以開(kāi)發(fā)出低功耗的新專(zhuān)有器件型號(hào)，以滿(mǎn)足新的目標(biāo)應(yīng)用?！?br>
這一Altera獨(dú)有的嵌入式HardCopy模塊技術(shù)使得客戶(hù)在65nm節(jié)點(diǎn)以上新產(chǎn)品開(kāi)發(fā)中無(wú)需面臨兩難選擇：若選擇功耗更低和速度更快的ASSP吧，高昂的NRE費(fèi)用和流片費(fèi)用已使得他們無(wú)力在更新周期越來(lái)越短的新產(chǎn)品開(kāi)發(fā)上選擇ASSP；但若選擇FPGA吧，功耗又有點(diǎn)太高。Stratix V完美地解決了這一問(wèn)題。


Altera亞太區(qū)高級(jí)市場(chǎng)經(jīng)理羅嘉鸞

Stratix V另一重大內(nèi)核體系結(jié)構(gòu)改進(jìn)是首次增加了用戶(hù)友好的部分重配置功能，F(xiàn)PGA設(shè)計(jì)人員可以動(dòng)態(tài)重新配置部分FPGA，而其它部分仍然正常運(yùn)行。

羅嘉鸞表示：“雖然我們主要競(jìng)爭(zhēng)對(duì)手的部分重配置技術(shù)已進(jìn)入到第五代，但其軟件工具要求客戶(hù)對(duì)FPGA的硬件架構(gòu)有很深了解才能進(jìn)行動(dòng)態(tài)重配置工作。而 Quartus II不需用戶(hù)對(duì)Stratix V有很多了解就可以進(jìn)行動(dòng)態(tài)部分重配置設(shè)計(jì)。”

Stratix V是專(zhuān)為下一代100GbE和光傳輸應(yīng)用而開(kāi)發(fā)的。300G MAC/Interlaken橋接器只需要一片Stratix V既可實(shí)現(xiàn)，而且功耗不足25W。目前的100G OTN Muxponder實(shí)現(xiàn)需要10路光模塊驅(qū)動(dòng)器、2個(gè)多客戶(hù)接口A(yíng)SSP、10路外部時(shí)鐘源、以及一片Stratix IV，但如用Stratix V來(lái)實(shí)現(xiàn)，則可省去10路光模塊驅(qū)動(dòng)器、2個(gè)多客戶(hù)接口A(yíng)SSP和10路外部時(shí)鐘源，不僅功耗可降低35.5W，而且還可降低一半的成本。

此外，Altera還為Stratix V FPGA用戶(hù)提供HardCopy ASIC器件，以幫助他們以較低的成本和風(fēng)險(xiǎn)過(guò)渡到ASIC產(chǎn)品。Stratix V的樣片預(yù)計(jì)將于明年1季度提供，即將于今年2季度推出的Quartus II 10.0軟件將可為Stratix V FPGA提供支持。

至此，我們可以清晰地看到，Altera開(kāi)發(fā)28nm FPGA的思路仍然和其前一代產(chǎn)品是一模一樣的，盡管這次Altera沒(méi)有公開(kāi)Cyclone V的開(kāi)發(fā)信息，但它肯定會(huì)針對(duì)低成本、低功耗市場(chǎng)開(kāi)發(fā)下一代Cyclone系列產(chǎn)品。這一策略的好處是允許客戶(hù)可在現(xiàn)有的開(kāi)發(fā)平臺(tái)上對(duì)產(chǎn)品進(jìn)行升級(jí)，升級(jí)速度和上市周期最快。[!--empirenews.page--]

反觀(guān)Xilinx，其28nm FPGA的架構(gòu)將走向統(tǒng)一，未來(lái)將基于統(tǒng)一架構(gòu)開(kāi)發(fā)高端和低端FPGA產(chǎn)品，這么做固然有其獨(dú)特的好處，如同時(shí)采用Xilinx高端和低端FPGA的客戶(hù)無(wú)需購(gòu)買(mǎi)兩款開(kāi)發(fā)工具，無(wú)需開(kāi)發(fā)兩套平臺(tái)，因此今后在開(kāi)發(fā)產(chǎn)品時(shí)，無(wú)論是開(kāi)發(fā)成本、上市周期和內(nèi)部工程資源都可得到大幅節(jié)省，但它也有缺點(diǎn)，即目前的 Virtex和Spartan客戶(hù)必須重新開(kāi)發(fā)硬件平臺(tái)（因?yàn)橐_配置肯定不同了），而且以前積累的FPGA工程資源可能都要重新改寫(xiě)。

這二種截然不同的開(kāi)發(fā)思路和市場(chǎng)策略到底誰(shuí)能在未來(lái)更受市場(chǎng)的歡迎，現(xiàn)在還不好驟下斷語(yǔ)，因?yàn)樗鼈兏饔懈鞯膬?yōu)點(diǎn)和缺點(diǎn)。但作為第三方媒體，我們將不斷跟蹤和觀(guān)察市場(chǎng)對(duì)這二種產(chǎn)品的接受程度，敬請(qǐng)關(guān)注我們的后續(xù)報(bào)道。