ARM和Cadence近日宣布合作細(xì)節(jié)，揭示其共同開(kāi)發(fā)首款基于臺(tái)積電16納米FinFET制程的ARM®Cortex™-A57處理器，實(shí)現(xiàn)對(duì)16納米性能和功耗縮小的承諾。測(cè)試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設(shè)計(jì)平臺(tái)、ARM Artisan®標(biāo)準(zhǔn)單元庫(kù)和臺(tái)積電的存儲(chǔ)器的宏Cortex -A57處理器是ARM迄今為止性能最高的處理器，基于新的64位指令集ARMv8，設(shè)計(jì)用于計(jì)算、網(wǎng)絡(luò)和移動(dòng)應(yīng)用，以滿足低功耗高性能的要求。臺(tái)積電的16納米FinFET技術(shù)是一項(xiàng)重大突破，實(shí)現(xiàn)了小于20納米尺寸上制程技術(shù)的不斷縮小。測(cè)試芯片采用Cadence的定制、數(shù)字和簽收解決方案、針對(duì)FinFET制程技術(shù)進(jìn)行開(kāi)發(fā)，是合作的成果，實(shí)現(xiàn)了數(shù)項(xiàng)創(chuàng)新、及制程技術(shù)、設(shè)計(jì)知識(shí)產(chǎn)權(quán)和設(shè)計(jì)工具之間的協(xié)同優(yōu)化。

“現(xiàn)在要想在創(chuàng)新科技前沿取得成功，比以往任何時(shí)候都更加需要深度的協(xié)作。 在設(shè)計(jì)結(jié)合高級(jí)制程的SoC時(shí)、如Cortex-A57，以及使用創(chuàng)建物理IP用于FinFET制程的實(shí)現(xiàn)優(yōu)化，非常需要我們合作伙伴的專業(yè)知識(shí)。”ARM制程事業(yè)部執(zhí)行副總裁兼總經(jīng)理Tom Cronk表示，“我們的合作創(chuàng)新，會(huì)使我們的客戶加速其產(chǎn)品開(kāi)發(fā)周期，并能利用我們先進(jìn)制程和知識(shí)產(chǎn)權(quán)方面的優(yōu)勢(shì)?！?/P>

采用FinFET技術(shù)的16納米制程提出了新的挑戰(zhàn)，需要在設(shè)計(jì)工具方面有重大進(jìn)展。新的設(shè)計(jì)規(guī)則、針對(duì)3D晶體管的RC提取、互連和過(guò)孔阻抗模型復(fù)雜性的提高、量化單元庫(kù)、支持新晶體管模型的庫(kù)特性描述、在更多層間實(shí)現(xiàn)雙重成像是幾種已經(jīng)通過(guò)Cadence的定制、數(shù)字和簽收產(chǎn)品得到解決的難題。

“這一重要里程碑提出了很多挑戰(zhàn)，需要ARM、Cadence和臺(tái)積電的工程師們作為一個(gè)團(tuán)隊(duì)整體協(xié)作，”Cadence芯片實(shí)現(xiàn)產(chǎn)品集團(tuán)研發(fā)高級(jí)副總裁徐季平博士表示， “我們的共同努力和對(duì)創(chuàng)新技術(shù)的投入，使我們的客戶能夠采用新一代知識(shí)產(chǎn)權(quán)、制程和設(shè)計(jì)技術(shù)，來(lái)開(kāi)發(fā)高性能低功耗的系統(tǒng)級(jí)芯片?！?/P>