[導讀]Altera日前宣布開始發(fā)售世界上第一款具有28-Gbps收發(fā)器的FPGA。Stratix V GT器件是業(yè)界目前為止帶寬最大、性能最好的FPGA。這一業(yè)界領先的創(chuàng)新Stratix V GT FPGA技術為前沿通信系統(tǒng)設計人員量身定做,幫助他們盡快實
Altera日前宣布開始發(fā)售世界上第一款具有28-Gbps收發(fā)器的FPGA。Stratix V GT器件是業(yè)界目前為止帶寬最大、性能最好的FPGA。這一業(yè)界領先的創(chuàng)新Stratix V GT FPGA技術為前沿通信系統(tǒng)設計人員量身定做,幫助他們盡快實現(xiàn)市場解決方案,以滿足越來越高的網(wǎng)絡帶寬要求。
Stratix V GT FPGA支持互聯(lián)網(wǎng)與互聯(lián)網(wǎng)協(xié)議(IP)服務和應用中迅速增長的網(wǎng)絡數(shù)據(jù)量需求。JDSU等創(chuàng)新公司采用了Altera解決方案,在其下一代測試和測量解決方案中最先使用這一最先進的技術。
JDSU通信測試和測量業(yè)務部副總裁兼總經(jīng)理Lars Friedrich評論說:“JDSU的客戶要求我們的解決方案采用前沿技術,而與Altera合作保證了我們能夠順利交付最先進的儀表,幫助用戶實施高性能寬帶通信應用。作為唯一帶有28-Gbps收發(fā)器的FPGA,Stratix V GT FPGA使我們能夠在系統(tǒng)中實現(xiàn)最復雜的功能,支持最佳性能和數(shù)據(jù)吞吐量?!?BR>采用業(yè)界性能最好的28-nm工藝技術(28HP),Stratix V GT FPGA綜合了Altera超過十年內(nèi)部開發(fā)的收發(fā)器創(chuàng)新技術。器件通過四個28-Gbps收發(fā)器、32個全雙工12.5-Gbps收發(fā)器以及2133 Mbps的4x72位DIMM DDR3存儲器接口,支持背板、光模塊和芯片至芯片應用。Stratix V GT FPGA中的28-Gbps收發(fā)器滿足CEI-28G規(guī)范要求,每通道功耗只有200 mW,大幅度降低系統(tǒng)單位帶寬功耗。您可以在Altera網(wǎng)站上觀看展示Stratix V GT FPGA收發(fā)器性能的視頻,名為“先睹為快:業(yè)界第一款28-Gbps FPGA”。
Stratix IV GT FPGA專門針對通信系統(tǒng)、高端測試設備和軍用通信系統(tǒng)等最新一代40G/100G應用進行優(yōu)化。器件集成度非常高,包括622K邏輯單元(LE)、512個18x18乘法器、硬核PCI Express (PCIe)、10 Gbps以太網(wǎng)(10GbE)以及Interlaken知識產(chǎn)權模塊,支持最新的高速串行協(xié)議。
Altera產(chǎn)品市場資深總監(jiān)Patrick Dorsey評論說:“定制28-nm技術含有性能最好的工藝和最先進的收發(fā)器技術,利用這一技術,我們幫助JDSU等用戶突破了帶寬限制,令他們能夠充滿信心的迅速將最前沿系統(tǒng)推向市場。業(yè)界目前發(fā)售的其他FPGA還不能實現(xiàn)Stratix V GT FPGA所提供的帶寬和功效,只有這一FPGA能夠讓我們客戶的產(chǎn)品更靈活、可靠性更高,應用范圍更廣?!?
本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
中國,上?!?026年3月26日——低功耗可編程領域的領導者,萊迪思半導體(NASDAQ: LSCC)今日宣布正式加入英偉達(NVIDIA) Halos AI系統(tǒng)檢測實驗室生態(tài)體系。該實驗室是首個獲得美國國家標準協(xié)會認...
關鍵字:
物理人工智能
傳感器
FPGA
在工業(yè)自動化的“神經(jīng)網(wǎng)絡”中,EtherCAT憑借其獨特的“飛過處理”機制,已成為實時控制領域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲轉發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個從站時,硬件直接從中提取數(shù)據(jù)并插入響應,這種“邊飛邊修”的...
關鍵字:
EtherCAT
FPGA
總線
在復雜的SoC芯片設計流程中,硬件與軟件的“割裂”往往是導致項目延期的元兇。當RTL代碼還在仿真階段時,軟件團隊只能基于指令集模擬器(ISS)進行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實硬件的時序細節(jié)。此時,F(xiàn)PGA原型驗...
關鍵字:
SoC
硬件加速
FPGA
在工業(yè)4.0浪潮中,邊緣計算網(wǎng)關正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構已難以滿足實時性與算力的雙重需求。NVIDIA Jetson與FPGA的異構組合,通過"前端FPGA...
關鍵字:
邊緣計算
NVIDIA Jetson
FPGA
在高速網(wǎng)絡通信領域,F(xiàn)PGA憑借其并行處理能力成為實現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構建高效的包處理流水線(Packet Pro...
關鍵字:
以太網(wǎng)
MAC
FPGA
在FPGA實現(xiàn)數(shù)字信號處理(DSP)算法時,DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運算(MAC)的優(yōu)化實現(xiàn),分享流水線設計與資源復用的實用技巧,幫助開發(fā)者在有限資源下實現(xiàn)更高吞...
關鍵字:
FPGA
DSP
在異構計算的浪潮中,F(xiàn)PGA憑借其可重構特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當我們試圖通過OpenCL將FPGA納入統(tǒng)一計算平臺時,一個巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...
關鍵字:
OpenCL
FPGA
將成熟的ASIC設計遷移至FPGA平臺,絕非簡單的“復制粘貼”。ASIC設計追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構,直接移植往往導致資源利用率低下甚至時序收...
關鍵字:
ASIC
FPGA
在高性能FPGA設計中,DSP48E2 Slice絕非僅僅是一個簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費其潛在的算力。作為Xilinx UltraScale+架構的核心算術引擎,DSP48E2集成了預加器、...
關鍵字:
DSP48E2
FPGA
在浩瀚宇宙中,高能粒子如隱形的子彈,時刻轟擊著航天器的電子核心。對于FPGA而言,單粒子翻轉(SEU)可能導致邏輯狀態(tài)突變,引發(fā)災/難性后果。此時,三模冗余(TMR)技術便成為守護系統(tǒng)可靠的“神盾”,它通過硬件代價換取極...
關鍵字:
抗輻射加固設計
FPGA
三模冗余
在FPGA設計中,資源不足是工程師常面臨的“緊箍咒”。當復雜的數(shù)字信號處理(DSP)算法或神經(jīng)網(wǎng)絡模型所需的邏輯單元(LUT)和DSP Slice遠超芯片容量時,直接映射往往行不通。此時,Time-Multiplexin...
關鍵字:
資源復用
Time-Multiplexing
FPGA
在硬件加速的星辰大海中,F(xiàn)PGA(現(xiàn)場可編程門陣列)宛如一顆璀璨的明珠,以其無與倫比的并行計算能力和靈活性,成為打破摩爾定律瓶頸的“破局者”。然而,昂貴的硬件成本與漫長的開發(fā)周期曾讓無數(shù)開發(fā)者望而卻步。如今,AWS F1...
關鍵字:
FPGA
云平臺
在硬件設計的浪潮中,RISC-V架構憑借其開放性與模塊化,已成為創(chuàng)新的“黃金賽道”。而FPGA則為這種創(chuàng)新提供了無限可能的“試驗田”。通過將Rocket Chip生成器與FPGA結合,開發(fā)者不僅能快速構建定制化SoC,更...
關鍵字:
RISC-V
FPGA
Rocket Chip
在高性能FPGA設計中,時序收斂是決定系統(tǒng)穩(wěn)定性的核心挑戰(zhàn)。隨著工藝節(jié)點演進至7/nm及以下,時鐘頻率突破GHz門檻,自動布局布線工具常因資源競爭或路徑過長導致關鍵路徑時序違例。此時,手動布局與布線約束成為突破瓶頸的關鍵...
關鍵字:
FPGA
時序收斂
在邊緣計算與物聯(lián)網(wǎng)快速發(fā)展的背景下,F(xiàn)PGA憑借其并行計算特性和低功耗優(yōu)勢,成為實時AI推理的理想硬件平臺。本文將系統(tǒng)闡述如何將TensorFlow/PyTorch模型通過量化、編譯等步驟部署到Xilinx DPU(深度...
關鍵字:
AI模型
FPGA
ensorFlow
PyTorch
在工業(yè)控制、通信基站等高可靠性系統(tǒng)中,F(xiàn)PGA的靜態(tài)配置模式難以滿足功能升級與故障修復的實時性需求。動態(tài)重配置(Partial Reconfiguration, PR)技術允許在系統(tǒng)運行期間修改FPGA部分區(qū)域邏輯,實現(xiàn)...
關鍵字:
FPGA
動態(tài)重配置
在復雜SoC設計驗證中,多片F(xiàn)PGA互聯(lián)已成為突破單芯片資源限制的關鍵方案。然而,跨芯片信號傳輸帶來的布線延遲和引腳分配沖突,常導致系統(tǒng)性能下降甚至功能異常。本文基于Xilinx Virtex UltraScale+系列...
關鍵字:
FPGA
布線
SoC
在FPGA設計中,時序收斂是工程師面臨的終/極挑戰(zhàn)。當系統(tǒng)時鐘頻率突破200MHz時,建立時間(Setup Time)往往成為阻礙設計成功的"后一公里"難題。本文將深入解析Vivado和Quartus工具鏈中的物理優(yōu)化策...
關鍵字:
Vivado
Quartus
FPGA
時序收斂
2026年3月18日 – 專注于引入新品的全球電子元器件和工業(yè)自動化產(chǎn)品授權代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera全新Agilex? 5 FPGA和SoC產(chǎn)品。Agilex 5系...
關鍵字:
FPGA
SoC
數(shù)據(jù)中心
在FPGA SoC系統(tǒng)中,硬核(如ARM Cortex-A系列處理器)與軟核(FPGA邏輯)的協(xié)同工作已成為實現(xiàn)高性能異構計算的核心范式。然而,這種架構下數(shù)據(jù)交互的效率往往受限于AXI-Lite接口的帶寬與延遲特性。本文...
關鍵字:
FPGA
SoC