臺(tái)積電董事長(zhǎng)張忠謀在近來的多次演講中，皆提及未來 2011~2014年半導(dǎo)體產(chǎn)業(yè)呈現(xiàn)溫和成長(zhǎng)態(tài)勢(shì)。惟晶圓廠之間先進(jìn)制程技術(shù)競(jìng)賽不停歇，臺(tái)積電甫于2月底宣布切入22奈米，然而在美西時(shí)間13日的臺(tái)積電技術(shù)論壇上，突然表態(tài)將跳過22奈米，直接切入20奈米，預(yù)計(jì)2012年第3季導(dǎo)入生產(chǎn)。雖然此舉是臺(tái)積電基于替客戶創(chuàng)造價(jià)值而作的決定，但外界認(rèn)為，這也是為了拉大與競(jìng)爭(zhēng)對(duì)手Global Foundries的技術(shù)差距。

延續(xù)張忠謀對(duì)先進(jìn)制程的看法，臺(tái)積電研究發(fā)展資深副總經(jīng)理蔣尚義隨后在會(huì)中的演講中表示，該公司將跳過22奈米，直接發(fā)展20奈米制程，這是由于20奈米制程將比22奈米制程擁有更優(yōu)異的閘密度(gate density)以及芯片效能/成本比，為先進(jìn)技術(shù)芯片的設(shè)計(jì)人員提供可靠、更具競(jìng)爭(zhēng)優(yōu)勢(shì)的制程平臺(tái)。他預(yù)計(jì)20奈米制程將在2012年第3季開始導(dǎo)入生產(chǎn)，2013年第1季就能大量生產(chǎn)。

蔣尚義表示，臺(tái)積電20奈米制程系在平面晶體管結(jié)構(gòu)制程(planar process)的基礎(chǔ)上采用強(qiáng)化的高介電值/金屬閘(high-k metal gate)、創(chuàng)新的應(yīng)變矽晶(strained silicon)與低電阻/超低介電值銅導(dǎo)線(low-resistance copper ultra-low-k interconnect)等技術(shù)。

同時(shí)，在其它晶體管結(jié)構(gòu)制程方面，例如鰭式場(chǎng)效晶體管(FinFet)及高遷移率(high- mobility)元件，也展現(xiàn)刷新記錄的可行性(feasibility)指標(biāo)結(jié)果。從技術(shù)層面來看，由于已經(jīng)具備創(chuàng)新微影技術(shù)以及必要的布局設(shè)計(jì)能力，臺(tái)積電因此決定直接導(dǎo)入20奈米制程。

在先進(jìn)制程進(jìn)度上，臺(tái)積電28奈米在2010年開花結(jié)果，其中低耗電(LP)制程將于2010年 6月底試產(chǎn)，28奈米高效能(HP)制程則將在2010年9月試產(chǎn)，而低耗電高介電層/金屬閘(28HPL)制程的試產(chǎn)時(shí)程則在2010年12月進(jìn)行。另外，臺(tái)積電亦曾在2月宣布22奈米HP制程將于2012年第3季試產(chǎn)，22奈米LP制程則會(huì)在2013年第1季試產(chǎn)。

如今臺(tái)積電決定直接跳過22奈米，而切入20奈米，在先進(jìn)制程技術(shù)的開發(fā)上，臺(tái)積電已經(jīng)面臨一個(gè)關(guān)鍵時(shí)刻，也就是必須主動(dòng)積極地考量其投資報(bào)酬率，并且需要跳脫單單考慮技術(shù)層面的思維模式;必須透過與客戶密切合作以及在資源整合與最佳化方面的創(chuàng)新，同時(shí)解決來自技術(shù)及經(jīng)濟(jì)層面的挑戰(zhàn)。

綜觀業(yè)界，具備2X奈米技術(shù)能力的廠商包括英特爾(Intel)、三星電子(Samsung Electronics)、臺(tái)積電和Global Foundries，其中以臺(tái)積電和Global Foundries發(fā)展腳步相對(duì)較快。未來在20奈米技術(shù)上，臺(tái)積電將與Global Foundries面臨短兵相接的局面。