萊迪思半導(dǎo)體公司和網(wǎng)絡(luò)與電信應(yīng)用解決方案的供應(yīng)商Affarii Technologies有限公司日前宣布針對(duì)無線基礎(chǔ)設(shè)施的客戶,開發(fā)出完整的基于3G/4G的射頻拉遠(yuǎn)技術(shù)(RRH)解決方案。這是首次采用低功耗、低成本FPGA的全面RRH解決方案,允許部署低功耗RRU而不犧牲靈活性和性能。
傳統(tǒng)上,基于MIMO RRH系統(tǒng)鄰近天線的邏輯電路已用高端、高級(jí)FPGA來實(shí)現(xiàn)。這些高端FPGA的高成本和功耗迫使廠商犧牲設(shè)計(jì)的靈活性,并試圖轉(zhuǎn)換為昂貴的ASIC。然而,行業(yè)領(lǐng)先的低成本、低功耗LatticeECP3 FPGA和Affarii獨(dú)特的digitalTRX技術(shù)的組合提供了一個(gè)前所未有的RRH解決方案,包括數(shù)字上/下變頻器(DUC/DDC)、振幅因子減小(CFR)和數(shù)字預(yù)失真(DPD)功能。此外,萊迪思提供用ECP3 FPGA的低成本3G SERDES收發(fā)器實(shí)現(xiàn)CPRI/OBSAI和以太網(wǎng)技術(shù)?!?/FONT>
完全的集成解決方案
現(xiàn)已推出完全集成的RRH解決方案,為單個(gè)器件上的最多兩個(gè)發(fā)送天線和4根接收天線提供基帶處理,每根天線支持4個(gè)載波和20MHz的調(diào)制帶寬。當(dāng)使用行業(yè)標(biāo)準(zhǔn)Doherty放大器時(shí),數(shù)字預(yù)失真為每根發(fā)送天線提供30dB的ACLR修正,PA輸出效率超過40%。該解決方案完全可定制,終端應(yīng)用包括WCDMA、LTE技術(shù)、WiMAX、WiBro、TD-SCDMA和DVB-T/S/H。
全面開發(fā)和測(cè)試環(huán)境支持RRH解決方案,其中包括基于GUI的設(shè)計(jì)仿真、性能分析和有設(shè)計(jì)實(shí)例的生產(chǎn)測(cè)試API。一個(gè)在線硬件開發(fā)平臺(tái)也正在開發(fā)中。
“無線基礎(chǔ)設(shè)施市場(chǎng)的迅速發(fā)展意味著設(shè)計(jì)人員必須不斷適應(yīng)變化的產(chǎn)品需求,”Affarii Technologies的常務(wù)董事Shane Flint說道。 “我們的digitalTRX技術(shù)提供了DPD和CFR解決方案,為數(shù)字收發(fā)器和RRH開發(fā)提供了快速、靈活和節(jié)約成本的平臺(tái)。每根天線擁有高的ACLR校正和低動(dòng)態(tài)功耗,設(shè)計(jì)人員能夠獲得業(yè)界領(lǐng)先的性能,并具有構(gòu)建他們想要的解決方案的靈活性?!?
“我們的中檔LatticeECP3 FPGA系列為我們的客戶提供了針對(duì)高級(jí)無線RRH應(yīng)用所需的低功耗、高價(jià)值、功能和性能的前所未有的組合。我們很高興能與Affarii合作,展示ECP3 FPGA的多功能性,為鄰近天線的邏輯電路提供低成本的解決方案,“萊迪思SRAM FPGA的營(yíng)銷總監(jiān)Shakeel Peera說?!?/FONT>
關(guān)于LatticeECP3 FPGA系列
中檔LatticeECP3 FPGA系列有5個(gè)成員,它們都提供符合標(biāo)準(zhǔn)的多協(xié)議3G SERDES、擁有DDR1/2/3存儲(chǔ)器接口和高性能,可級(jí)聯(lián)的DSP slice,適用于高性能射頻,基帶和圖像信號(hào)處理。LatticeECP3 FPGA還提供中檔FPGA系列中最快的LVDS I / O,能夠處理1Gbps速率的輸入和輸出信號(hào),還有高達(dá)6.8 M位的嵌入式存儲(chǔ)器。邏輯密度的范圍從17K LUT到149K LUT,用戶的I / O數(shù)目高達(dá)586個(gè)。LatticeECP3 FPGA系列的高性能特性包括以下幾個(gè)方面:
3.2G Gbps SERDES具有混合并能夠匹配多種協(xié)議的功能,包括每個(gè)SERDES中的CPRI、OBSAI、XAUI、Serial RapidIO、PCI Express、10GbE和SGMII/Gigabit Ethernet。
專門設(shè)計(jì)的SERDES /PCS塊使短延遲變化的CPRI鏈路設(shè)計(jì)能用于射頻拉遠(yuǎn)技術(shù)連接的無線基站。
多個(gè)DSP塊能以大于400MHz 的工作頻率實(shí)現(xiàn)36位x 36位的乘法和累加功能。DSP slices還具有創(chuàng)新的級(jí)聯(lián)功能,能實(shí)行寬的ALU及加法樹的功能,且不會(huì)出現(xiàn)FPGA邏輯的性能瓶頸現(xiàn)象。
具有輸入延時(shí)塊的1Gbps LVDS I/O能與高性能的ADC和DAC 相連接。
有了這些功能, LatticeECP3 FPGA系列非常適合于大批量的成本和功耗敏感的無線RRH基礎(chǔ)設(shè)施設(shè)備的開發(fā)。
定價(jià)和供貨情況
Affarii可安排RRH解決方案的演示。產(chǎn)品評(píng)估套件和開發(fā)工具可在2010年第一季度獲取。
以前在工作中,同事遇到一個(gè)問題,LDO輸出接了一個(gè)負(fù)載,負(fù)載有低功耗和普通模式兩種工作模式,低功耗模式時(shí)正常,普通模式時(shí)工作也正常,但是從低功耗切換到普通模式時(shí),卻發(fā)生了異常,測(cè)量得到LDO的輸出電壓波形大約如下,綠色是...
關(guān)鍵字: LDO 低功耗 負(fù)載調(diào)整率在當(dāng)今時(shí)代,低功耗是每個(gè)系統(tǒng)都在朝著的方向發(fā)展,這使得工程師將其應(yīng)用的功耗降至最低是一項(xiàng)關(guān)鍵挑戰(zhàn)。低功耗是我們都可以同意的,特別是當(dāng)它導(dǎo)致更低的電費(fèi)和更長(zhǎng)的手機(jī)電池時(shí)。
關(guān)鍵字: 低功耗 低壓監(jiān)控在下述的內(nèi)容中,小編將會(huì)對(duì)可穿戴設(shè)備的相關(guān)消息予以報(bào)道,如果可穿戴設(shè)備是您想要了解的焦點(diǎn)之一,不妨和小編共同閱讀這篇文章哦。
關(guān)鍵字: 可穿戴設(shè)備 藍(lán)牙 低功耗(全球TMT2022年7月12日訊)創(chuàng)新視頻和顯示處理解決方案提供商Pixelworks,Inc.逐點(diǎn)半導(dǎo)體攜手科技潮牌真我realme正式宣布,最新推出的真我?GT2 大師探索版首發(fā)搭載Pixelworks X7視覺...
關(guān)鍵字: PIXELWORKS 半導(dǎo)體 視覺處理器 低功耗