美國(guó)東部時(shí)間12月14日（北京時(shí)間12月15日），據(jù)海外最新消息，日本東芝公司和歐洲Sarnoff公司已經(jīng)擴(kuò)大了雙方在市場(chǎng)上的聯(lián)合行為。

東芝公司將進(jìn)一步擴(kuò)展與Sarnoff公司的合作，將使用新的基于Sarnoff公司“TakeCharge”技術(shù)來(lái)保護(hù)其IC芯片產(chǎn)品在接受測(cè)試、包裝或裝配進(jìn)系統(tǒng)時(shí)不會(huì)被靜電放電（ESD）等情況所損壞。

在這個(gè)合作協(xié)議的內(nèi)容下，Sarnoff公司將為東芝公司提供IC芯片產(chǎn)品保護(hù)解決方案。東芝公司將把Sarnoff公司的技術(shù)整合到其類比或數(shù)字IC芯片產(chǎn)品之中。這種保護(hù)方案的有效性將接受行業(yè)標(biāo)準(zhǔn)方法――超短傳輸距離脈沖驗(yàn)證（VSTLP)測(cè)試。

東芝公司從2000年開始就一直在使用基于TakeCharge的技術(shù)來(lái)保護(hù)自己的CMOS IC芯片產(chǎn)品不被人體和機(jī)體靜電放電（ESD）等情況所損壞。該方法一直適用于高產(chǎn)量0.18微米和0.13微米的芯片，同樣90納米級(jí)產(chǎn)品也同樣可以使用該方法。

所謂靜電放電（ESD）保護(hù)是指，IC芯片在非工作情況下因靜電放電等原因?qū)е峦獠?font class=f14>端子產(chǎn)生大電流時(shí)，可起到保護(hù)芯片內(nèi)部電路作用的電路。東芝公司已經(jīng)將此方法應(yīng)用于高耐壓液晶驅(qū)動(dòng)IC芯片等實(shí)際芯片的開發(fā)之中。

在制造過(guò)程中，印刷電路板和LSL器件之間可能產(chǎn)生靜電放電。在印刷電路板上積聚的靜電在LSL器件安裝過(guò)程中可能會(huì)放電，靜電放電可能在LSL器件內(nèi)產(chǎn)生過(guò)量的電流，從而損壞其內(nèi)部器件。防止這個(gè)問(wèn)題的一種方法是使用特殊的電路來(lái)保護(hù)LSL器件的內(nèi)部組件。在絕緣硅器件中，晶體管在絕緣層的頂部形成。這使得此類器件更容易受到靜電放電（ESD）的損壞，因此，采取有效的對(duì)策比以往顯得更為重要。

Sarnoff公司“TakeCharge”技術(shù)可以在短期內(nèi)實(shí)現(xiàn)最優(yōu)靜電放電（ESD）保護(hù)電路設(shè)計(jì)，從而可以在較短的時(shí)間內(nèi)設(shè)計(jì)和開發(fā)新型LSL器件。另外，它可以在更小的表面區(qū)域上提供高級(jí)靜電放電（ESD）保護(hù)，從而可以開發(fā)更小的IC芯片。最后，它具有很低的寄生電容，非常適合高速應(yīng)用。