Tensilica日前宣布以其面向密集計(jì)算數(shù)據(jù)平面和DSP（數(shù)據(jù)信號(hào)處理器）如成像、視頻、網(wǎng)絡(luò)和有線/無(wú)線基帶通信的處理器IP鞏固了其在IP內(nèi)核領(lǐng)域的領(lǐng)導(dǎo)者地位，任何需要龐大數(shù)據(jù)處理的應(yīng)用都將極大都受益于這些突破性功能――通過(guò)內(nèi)建Tensilica面向SOC的Xtensa LX4數(shù)據(jù)平面處理器（DPU）可以將這些應(yīng)用數(shù)據(jù)帶寬提高4倍！

新的Xtensa LX4 DPU支持更高的本地?cái)?shù)據(jù)存儲(chǔ)位寬，最高到每周期1024比特，支持更寬的128位VLIW（超長(zhǎng)指令字）指令，從而提高指令并行度。新增的高速緩存預(yù)取功能，可以在片外存儲(chǔ)器延時(shí)很高的情況下幫助提升系統(tǒng)性能，Tensilica已經(jīng)將這些技術(shù)應(yīng)用到最新發(fā)布的用于LTE通信的ConnX BBE64 DSP上。

“Tensilica DPU的優(yōu)勢(shì)在于同時(shí)具備控制和信號(hào)處理能力，與一個(gè)標(biāo)準(zhǔn)的RISC或者DSP內(nèi)核相比，可以將性能優(yōu)化提升10倍到100倍！” Tensilica 營(yíng)銷與業(yè)務(wù)拓展副總裁Steve Roddy指出，“現(xiàn)在，有了Xtensa LX4后， Tensilica可以提供的IP內(nèi)核包括從微型可編程DPU（采用28nm工藝在0.01mm2提供1GigaMAC DSP能力）到業(yè)界最 高性能的可授權(quán)DSP內(nèi)核ConnX BBE 64-128，它每秒處理能力超過(guò)100 GigaMAC！”

針對(duì)高帶寬應(yīng)用有更寬的數(shù)據(jù)存取能力

與Tensilica的Xtensa LX3 DPU相比， Xtensa LX4 DPU有4倍本地存儲(chǔ)器帶寬，每個(gè)周期最多可以完成2個(gè)512位的存取操作，設(shè)計(jì)師現(xiàn)在可以輕易實(shí)現(xiàn)超寬SIMD（單指令多數(shù)據(jù)）DSP，它可以將更多數(shù)據(jù)同時(shí)送給MAC（乘加運(yùn)算），使每個(gè)時(shí)鐘周期性能大大提升，這使得Xtensa LX4 DPU特別適合于有線和無(wú)線基帶處理、視頻前處理和后處理、圖像信號(hào)處理和各種網(wǎng)絡(luò)包處理應(yīng)用。

除了上述本地存儲(chǔ)器帶寬的增強(qiáng)，Tensilica 已有的可定制本地端口和隊(duì)列可以提供近乎無(wú)限的點(diǎn)對(duì)點(diǎn)數(shù)據(jù)和控制信號(hào)帶寬。Tensilica現(xiàn)在既可以提供在Xtensa DPU和其他系統(tǒng)模塊如RTL 模塊之間建立內(nèi)部互連的端口和隊(duì)列，也可以提供新的超高帶寬本地存儲(chǔ)器接口。

提供更寬的指令增強(qiáng)并行處理能力

有了Xtensa LX4， Tensilica可以讓其FLIX（靈活長(zhǎng)度指令擴(kuò)展）指令的指令長(zhǎng)度翻番，從64位擴(kuò)展到128位，這使得每個(gè)時(shí)鐘周期可以完成的操作數(shù)量翻番，F(xiàn)LIX指令可以和Xtensa基本指令集無(wú)縫混合，所以在用到FLIX的時(shí)候不用很麻煩地去切換模式。

Xtensa LX4 DPU的FLIX指令與傳統(tǒng)的VLIW DSP相比，可以在提供超高性能的同時(shí)減小代碼體積，Tensilica的Xtensa C/C++編譯器可以從源代碼中推斷出并行性，并自動(dòng)將多個(gè)不同操作并行化為一條FLIX指令。一個(gè)帶有FLIX指令的Xtensa LX4 DPU能以很低的時(shí)鐘頻率運(yùn)行并行操作，它提供的性能可以與時(shí)鐘頻率更高體積更大的非VLIW 內(nèi)核相媲美，而在完成相同任務(wù)時(shí)它的功耗更低！

預(yù)存取減少周期數(shù)

新的數(shù)據(jù)預(yù)取操作因在數(shù)據(jù)使用前就提前取到了數(shù)據(jù)，所以可以減少高延遲系統(tǒng)中執(zhí)行周期的數(shù)量，這樣一來(lái)，當(dāng)應(yīng)用代碼需要的時(shí)候，數(shù)據(jù)已經(jīng)準(zhǔn)備好了，在DPU必須等待數(shù)據(jù)時(shí)，可以減少時(shí)鐘周期的浪費(fèi)。當(dāng)數(shù)據(jù)流是來(lái)自相鄰存儲(chǔ)地址的時(shí)候這樣的好處就更突出，相比增加一個(gè)獨(dú)立的DMA（直接存儲(chǔ)器訪問(wèn)）引擎來(lái)說(shuō)，這是一種更為簡(jiǎn)易的優(yōu)化存儲(chǔ)器訪問(wèn)的方法。它不需要額外的軟件編程和應(yīng)用代碼調(diào)整。

成功的關(guān)鍵：自動(dòng)化

利用Tensilica的開(kāi)發(fā)工具，不僅可以自動(dòng)生成DPU硬件，還可以生成相匹配的復(fù)雜軟件工具鏈，因?yàn)樗械腦tensa處理器都包括了一套相同的基本指令集，所以基于這套基本指令集的的第三方應(yīng)用軟件可以運(yùn)行在所有Xtensa處理器上，甚至是深度定制后的Xtensa DPU。

可定制Xtensa DPU與主流操作系統(tǒng)、DEBUG和ICE（在線仿真器）方案都兼容，每個(gè)XtensaDPU都有自動(dòng)生成的完整的軟件工具鏈，包括一個(gè)基于Eclipse框架的高級(jí)集成開(kāi)發(fā)環(huán)境，一個(gè)世界級(jí)編譯器，一個(gè)周期精確且兼容SystemC的指令集仿真器以及完整的工業(yè)標(biāo)準(zhǔn)GNU工具鏈。

隨同發(fā)布的還有Tensilica的矢量化輔助工具，這是一個(gè)首創(chuàng)的工具，它給開(kāi)發(fā)者提供建議來(lái)改善他們運(yùn)行于SIMD（單指令多數(shù)據(jù)）DSP上的C代碼的編程風(fēng)格，這個(gè)矢量化輔助工具可以指出哪些代碼妨礙了編譯器進(jìn)行矢量化，所以軟件可發(fā)者能改善C源代碼，從而發(fā)揮DPU并行執(zhí)行的優(yōu)勢(shì)。

供貨和性能

Tensilica 現(xiàn)就可以提供Xtensa LX4 DPU IP，在45nm工藝下基本型Xtensa LX4 DPU時(shí)鐘頻率可以超過(guò)1 GHz，而大小只有0.044 mm2.。