日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]21ic訊 Altera公司日前宣布開始發(fā)售世界上第一款具有28-Gbps收發(fā)器的FPGA。Stratix® V GT器件是業(yè)界目前為止帶寬最大、性能最好的FPGA。這一業(yè)界領(lǐng)先的創(chuàng)新Stratix V GT FPGA技術(shù)為前沿通信系統(tǒng)設(shè)計(jì)人員量身定做

21ic訊 Altera公司日前宣布開始發(fā)售世界上第一款具有28-Gbps收發(fā)器的FPGA。Stratix® V GT器件是業(yè)界目前為止帶寬最大、性能最好的FPGA。這一業(yè)界領(lǐng)先的創(chuàng)新Stratix V GT FPGA技術(shù)為前沿通信系統(tǒng)設(shè)計(jì)人員量身定做,幫助他們盡快實(shí)現(xiàn)市場解決方案,以滿足越來越高的網(wǎng)絡(luò)帶寬要求。

Stratix V GT FPGA支持互聯(lián)網(wǎng)與互聯(lián)網(wǎng)協(xié)議(IP)服務(wù)和應(yīng)用中迅速增長的網(wǎng)絡(luò)數(shù)據(jù)量需求。JDSU等創(chuàng)新公司采用了Altera解決方案,在其下一代測試和測量解決方案中最先使用這一最先進(jìn)的技術(shù)。
JDSU通信測試和測量業(yè)務(wù)部副總裁兼總經(jīng)理Lars Friedrich評(píng)論說:“JDSU的客戶要求我們的解決方案采用前沿技術(shù),而與Altera合作保證了我們能夠順利交付最先進(jìn)的儀表,幫助用戶實(shí)施高性能寬帶通信應(yīng)用。作為唯一帶有28-Gbps收發(fā)器的FPGA,Stratix V GT FPGA使我們能夠在系統(tǒng)中實(shí)現(xiàn)最復(fù)雜的功能,支持最佳性能和數(shù)據(jù)吞吐量。”

采用業(yè)界性能最好的28-nm工藝技術(shù)(28HP),Stratix V GT FPGA綜合了Altera超過十年內(nèi)部開發(fā)的收發(fā)器創(chuàng)新技術(shù)。器件通過四個(gè)28-Gbps收發(fā)器、32個(gè)全雙工12.5-Gbps收發(fā)器以及2133 Mbps的4x72位DIMM DDR3存儲(chǔ)器接口,支持背板、光模塊和芯片至芯片應(yīng)用。

Stratix V GT FPGA中的28-Gbps收發(fā)器滿足CEI-28G規(guī)范要求,每通道功耗只有200 mW,大幅度降低系統(tǒng)單位帶寬功耗。您可以在Altera網(wǎng)站上觀看展示Stratix V GT FPGA收發(fā)器性能的視頻,名為“先睹為快:業(yè)界第一款28-Gbps FPGA”。

Stratix IV GT FPGA專門針對(duì)通信系統(tǒng)、高端測試設(shè)備和軍用通信系統(tǒng)等最新一代40G/100G應(yīng)用進(jìn)行優(yōu)化。器件集成度非常高,包括622K邏輯單元(LE)、512個(gè)18x18乘法器、硬核PCI Express® (PCIe®)、10 Gbps以太網(wǎng)(10GbE)以及Interlaken知識(shí)產(chǎn)權(quán)模塊,支持最新的高速串行協(xié)議。

Altera產(chǎn)品市場資深總監(jiān)Patrick Dorsey評(píng)論說:“定制28-nm技術(shù)含有性能最好的工藝和最先進(jìn)的收發(fā)器技術(shù),利用這一技術(shù),我們幫助JDSU等用戶突破了帶寬限制,令他們能夠充滿信心的迅速將最前沿系統(tǒng)推向市場。業(yè)界目前發(fā)售的其他FPGA還不能實(shí)現(xiàn)Stratix V GT FPGA所提供的帶寬和功效,只有這一FPGA能夠讓我們客戶的產(chǎn)品更靈活、可靠性更高,應(yīng)用范圍更廣。”
 

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國,上海——2026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國國家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺(tái)。然而,面對(duì)1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理(DSP)算法時(shí),DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們試圖通過OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí),一個(gè)巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái),絕非簡單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA

在浩瀚宇宙中,高能粒子如隱形的子彈,時(shí)刻轟擊著航天器的電子核心。對(duì)于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時(shí),三模冗余(TMR)技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”,它通過硬件代價(jià)換取極...

關(guān)鍵字: 抗輻射加固設(shè)計(jì) FPGA 三模冗余
關(guān)閉