Vishay P溝道Gen III MOSFET具有業(yè)內(nèi)最低導通電阻

時間：2013-12-02 09:51:30

關(guān)鍵字： MOSFET Vishay 導通電阻 GEN

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]日前，Vishay Intertechnology, Inc.宣布，推出采用PowerPAK® ChipFET®和PowerPAK 1212-8S封裝的新器件，擴充其TrenchFET® P溝道Gen III功率MOSFET。今天推出

日前，Vishay Intertechnology, Inc.宣布，推出采用PowerPAK® ChipFET®和PowerPAK 1212-8S封裝的新器件，擴充其TrenchFET® P溝道Gen III功率MOSFET。今天推出的Vishay Siliconix MOSFET可提高便攜式計算和工業(yè)控制設(shè)備中的電源效率，是-4.5V和-2.5V柵極驅(qū)動下具有業(yè)內(nèi)最低導通電阻的-12V和-20V器件，占位面積為3.0mm x 1.9mm x 3.3mm。

Si5411EDU、Si5415AEDU和SiSS23DN適用于智能手機、平板電腦、筆記本電腦、工業(yè)傳感器和POL模塊里的電源管理等各種應(yīng)用中的負載、電池和監(jiān)控開關(guān)。器件的低導通電阻使設(shè)計者能夠在其電路里實現(xiàn)更低的電壓降，更高效地使用電能，延長電池使用壽命。

在節(jié)省PCB空間是首要因素的應(yīng)用里，-12V Si5411EDU不但具有8.2mΩ(-4.5V)和11.7mΩ(-2.5V)低導通電阻，而且3.0mm x 1.9mm PowerPAK ChipFET封裝具有明顯優(yōu)勢。當需要更高的電壓等級時，-20 V Si5415AEDU可滿足需求，具有9.6mΩ(-4.5V)和13.2mΩ(-2.5V)的低導通電阻。兩款器件的典型ESD保護為5000V。對于需要極低導通電阻的應(yīng)用，SiSS23DN的4.5mΩ(-4.5V)和6.3mΩ(-2.5V)導通電阻可滿足需求，3.3mm x 3.3 mm PowerPAK 1212-8S封裝的高度低至0.75mm。

Si5411EDU、Si5415AEDU和SiSS23DN進行了100%的Rg和UIS測試。這些MOSFET符合JEDEC JS709A的無鹵素規(guī)定，符合RoHS指令2011/65/EU。

器件規(guī)格表：

導通電阻" />

Vishay的P溝道Gen III系列包括60余款器件，占位面積從5mm x 6mm到0.8mm x 0.8mm。

新款P溝道MOSFET現(xiàn)可提供樣品，并已實現(xiàn)量產(chǎn)，大宗訂貨的供貨周期為十三周。