-
基于FPGA+DSP的多通道單端／差分信號(hào)采集系統(tǒng)設(shè)計(jì)
在信號(hào)處理過程中，經(jīng)常采用DSP+FPGA協(xié)同處理的方法。是因?yàn)镈SP雖然可以實(shí)現(xiàn)較高速率的信號(hào)采集，但其指令更適于實(shí)現(xiàn)算法而不是邏輯控制，其外部接口的通用性較差。而FPGA時(shí)鐘頻率高、內(nèi)部延時(shí)小，全部控制邏輯由硬
-
PCB技術(shù)差分走線有何優(yōu)勢
何為差分信號(hào)?通俗地說，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過比較這兩個(gè)電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對
-
基于DSP+FPGA多通道單端／差分信號(hào)采集系統(tǒng)
摘要 介紹了一種基于DSP+FPGA的平臺(tái)，主要利用ADS8517AD轉(zhuǎn)換芯片構(gòu)成的具有32路單端通道或16路差分通道的信號(hào)采集存儲(chǔ)系統(tǒng)，該系統(tǒng)通道可以選擇切換，且采樣率也可以改變，具有較強(qiáng)的靈活性。 關(guān)鍵詞 DSP；FPGA；AD
-
PCB Layout中的專業(yè)走線策略
布線(Layout)是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過 Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見，布線在高速PCB設(shè)計(jì)中是至關(guān)重要的。下面將針對實(shí)際布
-
PCB LAYOUT三種特殊走線技巧
面從直角走線，差分走線，蛇形線三個(gè)方面來闡述PCB LAYOUT的走線：一、直角走線(三個(gè)方面)直角走線的對信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面：一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時(shí)間;二是阻抗不連續(xù)會(huì)造成
-
差分信號(hào)回流路徑的全波電磁場解析（二）
5、繼承以上條件，將開槽改為在參考平面GND2上，參考平面GND1保持完整，其三維幾何圖形如圖11: 圖14 參考GND2 平面開槽的三維幾何圖形進(jìn)行分析計(jì)算。結(jié)果如下為： 圖15 S
-
差分信號(hào)回流路徑的全波電磁場解析（一）
本文以高速系統(tǒng)的差分信號(hào)回流路徑為基本出發(fā)點(diǎn)， 著重介紹了差分信號(hào)的參考平面的開槽間隙對回流路徑的影響。通過Ansoft-HFSS 對信號(hào)回路進(jìn)行建模與參數(shù)分析；提取全波模型，在Hspice 下進(jìn)行時(shí)域分析。利用圖文并茂相結(jié)合增強(qiáng)對差分信號(hào)回路的認(rèn)識(shí)。指出了差分信號(hào)回路對信號(hào)完整性的影響。
-
pcb layout初學(xué)者如何理解差分信號(hào)
隨著半導(dǎo)體技術(shù)和深壓微米工藝的不斷發(fā)展,IC的開關(guān)速度目前已經(jīng)從幾十M H z增加到幾百M(fèi) H z,甚至達(dá)到幾GH z。在高速PCB設(shè)計(jì)中,工程師經(jīng)常會(huì)碰到誤觸發(fā)、阻尼振蕩、過沖、欠沖、串?dāng)_等信號(hào)完整性問題。本文將探討它們
-
USB 3.0時(shí)代如何為接口提速?
USB從1996年推出至今已經(jīng)走過了十幾年的歷程，最早的USB 1.0速度只有1.5Mbps，兩年后升級為USB 1.1，速度也大幅提升到12Mbps，不過，今天此類接口的產(chǎn)品除了鼠標(biāo)外已近乎絕跡。近年來廣泛使用的USB 2.0接口產(chǎn)品，其速
-
差分信號(hào)共模電壓ADC輸入電路設(shè)計(jì)及分析
隨著ADC的供電電壓的不斷降低，輸入信號(hào)擺幅的不斷降低，輸入信號(hào)的共模電壓的精確控制顯得越來越重要。交流耦合輸入相對比較簡單，而直流耦合輸入就比較復(fù)雜?！ 〉湫偷睦邮钦幌伦冾l(混頻器)輸出到ADC輸入的電
-
平衡VNA測試的技巧分析
傳統(tǒng)的矢量網(wǎng)絡(luò)分析儀 VNA(vector network analyzer)在測量平衡/差分器件時(shí)，通常采用所謂的“虛擬”方法：網(wǎng)絡(luò)分析儀用單邊(single-ended)信號(hào)激勵(lì)被測件，測出其不平衡(unbalanced)參數(shù)，然后網(wǎng)絡(luò)分析儀
-
通信系統(tǒng)設(shè)計(jì)使用差分信號(hào)的優(yōu)勢
通信系統(tǒng)設(shè)計(jì)的主要挑戰(zhàn)之一是如何成功捕獲高保真度信號(hào)。為了避免強(qiáng)干擾效應(yīng)、信號(hào)失真和靈敏度降低，蜂窩通信系統(tǒng)必須滿足蜂窩標(biāo)準(zhǔn)的嚴(yán)格要求，比如具有高動(dòng)態(tài)范圍、高輸入線性度和低噪聲的碼分多址(CDMA)和寬帶CD
-
新一代ECMF新系列保護(hù)芯片簡介
傳統(tǒng)的EMI低通濾波器，如RC濾波器或LC濾波器，將很快達(dá)到濾波器的極限值，因此為適應(yīng)這些新的應(yīng)用發(fā)展趨勢，我們必須開發(fā)新一代保護(hù)芯片。ECMF新系列保護(hù)芯片是以高性能濾波器享譽(yù)業(yè)界的意法半導(dǎo)體為滿足最新的超高速
-
ADI推出多點(diǎn)、低電壓、差分信號(hào)收發(fā)器ADN469xE系列
21ic訊 Analog Devices, Inc.最近推出一系列多點(diǎn)、低電壓、差分信號(hào)(M-LVDS)收發(fā)器ADN469xE，具有所有多點(diǎn)LVDS收發(fā)器中最高的ESD（靜電放電）保護(hù)。ADN469xE M-LVDS系列包含八款收發(fā)器，每款器件都能夠利用一條差分電
-
用差分放大器來驅(qū)動(dòng)高速ADC
當(dāng)今的世界是一個(gè)充斥著海量數(shù)據(jù)的世界。人們的生活從中獲益頗多，但系統(tǒng)設(shè)計(jì)者面臨的壓力卻日益增大，為模擬數(shù)字轉(zhuǎn)換器（ADC）挑選合適的驅(qū)動(dòng)器就是一個(gè)重要課題。作為聯(lián)系現(xiàn)實(shí)世界和數(shù)據(jù)世界重要橋梁的ADC，往往要
-
平衡VNA測試的技巧分析
傳統(tǒng)的矢量網(wǎng)絡(luò)分析儀VNA(vector network analyzer)在測量平衡/差分器件時(shí)，通常采用所謂的“虛擬”方法：網(wǎng)絡(luò)分析儀用單邊(single-ended)信號(hào)激勵(lì)被測件，測出其不平衡(unbalanced)參數(shù)，然后網(wǎng)絡(luò)分析儀通
-
怎樣才能充分利用低壓差分信號(hào)LVDS
低壓差分信號(hào)(LVDS)是一種低壓、差分信號(hào)傳輸方案，主要用于高速數(shù)據(jù)傳輸。根據(jù) ANSI/TIA/EIA-644 規(guī)范中的定義，它是一種最為常見的差分接口。這種標(biāo)準(zhǔn)只對適合于 LVDS 應(yīng)用的驅(qū)動(dòng)器和接收機(jī)電氣特性進(jìn)行了規(guī)定。因
-
電路板設(shè)計(jì)中差分信號(hào)線布線的優(yōu)點(diǎn)和布線策略
電路板設(shè)計(jì)中差分信號(hào)線布線的優(yōu)點(diǎn)和布線策略
-
FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容
FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容
-
平衡VNA測試的技巧分析
關(guān)鍵字：平衡VNA測試傳統(tǒng)的矢量網(wǎng)絡(luò)分析儀VNA(vector network analyzer)在測量平衡/差分器件時(shí)，通常采用所謂的“虛擬”方法：網(wǎng)絡(luò)分析儀用單邊(single-ended)信號(hào)激勵(lì)被測件，測出其不平衡(unbalanced)參
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開發(fā)板來襲，申請領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語?助?再進(jìn)化！
- 得捷芯聞解碼研習(xí)站第三期：MCU助?多應(yīng)?打破功耗噩夢與安全隱患困局
