m_sequencer和p_sequencer到底誰大

UVM消息打印機制打印的時間為啥跟波形時間不一樣

有些朋友在使用UVM構(gòu)建測試平臺時調(diào)用`uvm_info時發(fā)現(xiàn)波形中信號變化的時間和`uvm_info顯示的時間不一致（本文以`uvm_info為例說明），并且使用UVM-1.1和UVM-1.2居然`uvm_info顯示的時間還不一樣，這到底是怎么回事兒呢？下面本文將通過追究下到底是什么原因?qū)е碌模⑶医o出自定義消息格式的一些方法。

互聯(lián)網(wǎng)/芯片驗證/烤面筋和理發(fā)師，也許賺得差不多

芯片驗證通常被視為設(shè)計的衍生。十年前的驗證不如設(shè)計那么重要，新手的設(shè)計經(jīng)常被安排進行一些驗證，大多數(shù)驗證工程師想要成為設(shè)計也就不足為奇了。但現(xiàn)在，驗證可能是比設(shè)計更有利可圖的職業(yè)選擇，許多有經(jīng)驗的人會堅持驗證，而不會考慮轉(zhuǎn)向設(shè)計。一般估計，70%的芯片開發(fā)周期用于功能驗證。驗證工...

數(shù)字芯片驗證項目中設(shè)計驗證的比例應(yīng)該是多少？

一些團隊中的工程師既擔(dān)任設(shè)計又擔(dān)任驗證，在編寫HDL后順便執(zhí)行驗證。而另外的一些團隊使用獨立的驗證團隊，相比設(shè)計人員同時扮演雙重角色有明顯的優(yōu)勢：?一、驗證是一個獨立的工種，需要具有和設(shè)計完全不同的很多技能，其中最主要的只有兩件事（1、創(chuàng)造完備的輸入激勵場景；2、進行完備的功能檢...

芯片驗證中的兩學(xué)一做

做復(fù)雜事情井井有序是對一個人優(yōu)良品格的贊美，對于芯片功能驗證也是一樣。芯片驗證的最終目的就是確保交付一個沒有功能bug的RTL，為了達成這個目標(biāo)就需要一個有經(jīng)驗的驗證工程師的帶領(lǐng)，即需要經(jīng)過多個項目摸打滾爬的工程師的指導(dǎo)。?這里總結(jié)為兩學(xué)一做，即做前學(xué)-做-做后學(xué)。?做前學(xué)：數(shù)字...

芯片驗證計劃需要包含哪些內(nèi)容？

首先，驗證計劃非常非常重要！因為它就是芯片驗證的導(dǎo)向，回答了兩個問題1、我在驗證什么？2、我如何驗證？事不預(yù)則不立，沒有認(rèn)真制定驗證計劃，驗證過程和驗證結(jié)果也不會樂觀的。極有可能一地雞毛，瘋狂漏測。?在書寫驗證計劃的時候，驗證工程師最好視設(shè)計或者架構(gòu)師為顧問。如果設(shè)計復(fù)雜，還需要...

有哪些意識會使芯片驗證失敗，遺漏bug

毫無疑問，在芯片驗證中遺漏bug既耗時又耗錢。常常有些團隊不遵循良好的驗證意識，導(dǎo)致驗證項目失敗。下面列出了芯片研發(fā)團隊常犯的一些導(dǎo)致芯片遺漏bug的錯誤：第一，驗證工程師在驗證設(shè)計時基于設(shè)計的具體實現(xiàn)而不是原始規(guī)格。此時的驗證僅僅證明設(shè)計自己與自己功能相同，我們的驗證需求應(yīng)該來...

數(shù)字芯片驗證為什么需要斷言assertion

斷言主要應(yīng)用在白盒驗證或者灰盒驗證中，即假設(shè)某些內(nèi)部條件在仿真過程中或者形式驗證中一直成立。為什么現(xiàn)代芯片驗證方法大量使用斷言有幾個原因：1、在黑盒驗證中，驗證工程師不知道一些內(nèi)部實現(xiàn)細節(jié)，需要設(shè)計工程在RTL中使用斷言指定這些非法場景。2、對于一些難以用仿真驗證的關(guān)鍵復(fù)雜電路，...

第一性原理和芯片驗證

亞里士多德說：“任何一個系統(tǒng)都有自己的第一性原理，它是一個根基性命題或假設(shè)，不能被缺省，也不能被違反?！薄兜谝恍栽怼返谝恍栽?，好比樹木的根基，沒有人會看到繁茂枝干下的樹根，但它決定了樹的一切。本文將“第一性原理”的思想引入芯片驗證中的幾個場景，以理清一些驗證問題的本質(zhì)，直達本...

華虹NEC采用SpringSoft Laker與Verdi系統(tǒng)加速建立PDK及芯片驗證環(huán)境

【導(dǎo)讀】藉由SpringSoft提供的設(shè)計工具，華虹NEC已開發(fā)第一版Laker PDK，使其0.13微米的內(nèi)嵌式閃存技術(shù)的定制芯片流程更有效率，并在偵錯與功能驗證流程中增加百分之五十以上的產(chǎn)能。華虹NEC所提供的0.13微米的內(nèi)嵌式

提高芯片驗證效率　明導(dǎo)企業(yè)驗證平臺新登場

核心提示：明導(dǎo)國際(Mentor Graphics)企業(yè)驗證平臺(EVP)出爐。為大幅提高IC設(shè)計公司的生產(chǎn)力總體驗證投資回報率，明導(dǎo)開發(fā)出整合先進驗證解決方案Questa、全球硬體模擬資源配置技術(shù)Veloce OS3及強大除錯環(huán)境Visualiz

展訊采用Cadence Palladium XP II平臺用于SoC芯片驗證

Cadence設(shè)計系統(tǒng)公司近日宣布，展訊通信有限公司(Spreadtrum Inc.)選擇Cadence® Palladium® XP II驗證計算平臺用于系統(tǒng)芯片(SoC)驗證和系統(tǒng)級驗證。展訊使用Palladium XP II的目的是為了縮短芯片的研發(fā)周期

基于OVM驗證平臺的IP芯片驗證

　芯片驗證的工作量約占整個芯片研發(fā)的70%，已然成為縮短芯片上市時間的瓶頸。應(yīng)用OVM方法學(xué)搭建SoC設(shè)計中的DMA IP驗證平臺，可有效提高驗證效率?！　‰S著集成電路設(shè)計向超大規(guī)模發(fā)展，芯片驗證工作的難度在不斷增大

應(yīng)對百萬門級系統(tǒng)級芯片驗證挑戰(zhàn)的可擴展解決方案

功能驗證是電子設(shè)計人員目前面臨的主要挑戰(zhàn)，無論是設(shè)計團隊還是驗證團隊，都將超過50%的時間用在糾錯上，因此這一領(lǐng)域的技術(shù)進展將對縮短產(chǎn)品上市時間產(chǎn)生重大影響。本文探討基于斷言的技術(shù)和改進的糾錯方法，以及為

應(yīng)對百萬門級系統(tǒng)級芯片驗證挑戰(zhàn)的可擴展解決方案

功能驗證是電子設(shè)計人員目前面臨的主要挑戰(zhàn)，無論是設(shè)計團隊還是驗證團隊，都將超過50%的時間用在糾錯上，因此這一領(lǐng)域的技術(shù)進展將對縮短產(chǎn)品上市時間產(chǎn)生重大影響。本文探討基于斷言的技術(shù)和改進的糾錯方法，以及為

華虹NEC采用SpringSoft Laker與Verdi系統(tǒng)，加速建立PDK及芯片驗證環(huán)境

世界領(lǐng)先的純晶圓代工廠之一，上海華虹NEC電子有限公司 （以下簡稱“華虹NEC”）與全球?qū)I(yè)IC設(shè)計軟件供應(yīng)商SpringSoft Inc.近日共同宣布，HHNEC已采用SpringSoft Laker定制IC設(shè)計解決方案，運用于建立制程設(shè)計工具（

華虹NEC建立PDK及芯片驗證環(huán)境

世界領(lǐng)先的純晶圓代工廠之一，上海華虹NEC電子有限公司 (以下簡稱“華虹NEC”)與全球?qū)I(yè)IC設(shè)計軟件供應(yīng)商SpringSoft Inc.今日共同宣布，HHNEC已采用SpringSoft Laker定制IC設(shè)計解決方案，運用于建立制程設(shè)計工具(PD

燦芯半導(dǎo)體第一顆40nm芯片驗證成功

燦芯半導(dǎo)體(上海)有限公司與中芯國際集成電路制造有限公司(簡稱“中芯國際”，紐約證交所股票代碼：SMI，香港聯(lián)合交易所股票代碼：HK0981)共同宣布燦芯半導(dǎo)體第一顆40nm芯片在中芯國際一次性流片驗證成功。

中芯國際：燦芯半導(dǎo)體第一顆40nm芯片驗證成功

燦芯半導(dǎo)體（上海）有限公司與中芯國際集成電路制造有限公司(簡稱“中芯國際”，紐約證交所股票代碼：SMI，香港聯(lián)合交易所股票代碼：HK0981)共同宣布燦芯半導(dǎo)體第一顆 40nm 芯片在中芯國際一次性流片驗證成功。燦芯半

利用AMSVF進行混合信號SoC的全芯片驗證

　　 　　近年來，消費電子和個人計算市場的發(fā)展增加了對于更強大且高度集成的芯片產(chǎn)品的需求。低成本、低功耗、復(fù)雜功能和縮短上市時間的需要，讓越來越多的IC設(shè)計采用了SoC技術(shù)。 　　 　　在這些SoC電路中，由