A,B,C,D,E進(jìn)行投票,多數(shù)服從少數(shù),輸出是F(也就是如果A,B,C,D,E中1的個(gè)數(shù)比0多,那么F輸出為1,否則F為0),用與非門實(shí)現(xiàn),輸入數(shù)目沒(méi)有限制。
華為(海思半導(dǎo)體)ASIC筆試題
考試之前買來(lái)有詳細(xì)解析的近五年的真題,我考試前連續(xù)做了十套,每做完一套,就對(duì)照答案給自己評(píng)分,看看集中錯(cuò)在什么題型,(我自己當(dāng)時(shí)總是在最后幾個(gè)詞匯提上連續(xù)出錯(cuò)),然后總結(jié)出自己的薄弱環(huán)節(jié),重點(diǎn)記憶。建議從最近的考試開始做,比如趕考六月的,就先從這次或者去年六月開始做
Xilinx 公司亞太區(qū)市場(chǎng)營(yíng)銷總監(jiān)鄭馨南介紹說(shuō),F(xiàn)PGA的靈活性得到了工程師在設(shè)計(jì)階段的青睞,但當(dāng)產(chǎn)品進(jìn)入大批量生產(chǎn)的時(shí)候,F(xiàn)PGA的價(jià)格則顯得過(guò)高,OEM廠商多會(huì)轉(zhuǎn)向采用ASIC。但是ASIC漫長(zhǎng)的設(shè)計(jì)周期,不靈活的設(shè)計(jì)過(guò)程,也提高了設(shè)計(jì)和生產(chǎn)的風(fēng)險(xiǎn),所以,各家公司都希望獲得容易而沒(méi)有風(fēng)險(xiǎn)的方法來(lái)削減成本,且無(wú)需花費(fèi)資源和時(shí)間來(lái)進(jìn)行ASIC轉(zhuǎn)換。