FPGA
-
Cyclone V SoC FPGA硬核處理器系統(tǒng)簡介
SoC FPGA使用寬帶互聯(lián)干線鏈接，在FPGA架構(gòu)中集成了基于ARM的硬核處理器系統(tǒng)（HPS），包括處理器、外設和存儲器接口。Cyclone V SoC FPGA在一個基于ARM的用戶可定制芯片系統(tǒng)（SoC）中集成了分立處理器、FPGA和數(shù)字信
-
集成式比特誤碼率測試儀在FPGA中的應用
隨著高速數(shù)字系統(tǒng)的發(fā)展，高速串行數(shù)據(jù)被廣泛使用，內(nèi)嵌高速串行接口的FPGA也得到大量應用，相應的高速串行信號質(zhì)量的測試也越來越頻繁和重要。通常用示波器觀察信號波形、眼圖、抖動來衡量信號的質(zhì)量，Xilinx提供的
-
基于FPGA 的偽隨機序列的生成方法及應用
摘要：通過分析各種偽隨機序列生成方法，提出了一種基于M 序列的連續(xù)抽樣方法，可以生 成滿足自適應光學系統(tǒng)SPGD 控制算法要求的多路、相互獨立以及服從伯努利分布的偽隨機序 列。該方法適合于用FPGA 等超大規(guī)模集成
-
基于FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)的研究
O 引言 近年來，隨著信息技術(shù)的發(fā)展，網(wǎng)絡化日加普遍，以太網(wǎng)被廣泛應用到各個領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型監(jiān)測設備需要增加網(wǎng)絡實現(xiàn)遠程數(shù)據(jù)傳輸?shù)墓δ?，只要那些設備上增加一個網(wǎng)絡接口并實現(xiàn)了TCP／IP協(xié)
-
基于FPGA的DDS基本信號發(fā)生器的設計
摘要：本設計基于DDS原理和FPGA技術(shù)按照順序存儲方式，將對正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲在ROM波形表里，通過外接設備撥扭開關(guān)和鍵盤控制所需波形信號的輸出，最終將波形信息顯示在LC
-
風光逆變并網(wǎng)系統(tǒng)設計與實現(xiàn)
0 引言 近二百年來，人類利用煤、石油及天燃氣作為能源，使生產(chǎn)力提高近200倍。然而化石能源逐步枯竭，而且污染等也很嚴重。隨著能源問題的日益突出，尋找新型綠色能源已經(jīng)是刻不容緩的問題。而在公認的綠色能源
-
DARPA授權(quán)RF-FPGA項目合同 開發(fā)可編程射頻前端技術(shù)
美國國防預先研究計劃局射頻和微波技術(shù)專家正在與6家國防企業(yè)和大學合作，開發(fā)可編程射頻前端元件，以減少軍事通信、電子戰(zhàn)和信號情報系統(tǒng)（SIGINT）的成本和開發(fā)時間。迄今為止，DARPA授權(quán)了6份關(guān)于“現(xiàn)場可編
-
基于FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)的研究
基于FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)的研究
-
基于FPGA的DDS基本信號發(fā)生器的設計
基于FPGA的DDS基本信號發(fā)生器的設計
-
基于FPGA核心的數(shù)字化儀模塊設計
PXI總線是NI公司在計算機外設總線PCI的基礎上實現(xiàn)的新一代儀器總線，已經(jīng)成為業(yè)界開放式總線的標準，基于PXI總線的數(shù)字化儀模塊是現(xiàn)代測 試系統(tǒng)中重要的一種數(shù)據(jù)記錄與處理設備。設計一個雙通道12 bit/250 MHz采樣頻
-
基于FPGA的星載計算機自檢EDAC電路設計
摘要：為了消除空間環(huán)境中單粒子翻轉(zhuǎn)(SEU)的影響,目前星載計算機中均對RAM存儲單元采用檢錯糾錯(EDAC)設計。隨著FPGA在航天領(lǐng)域的廣泛應用,FPGA已成為EDAC功能實現(xiàn)的最佳硬件手段。本文介紹了EDAC的編碼和實現(xiàn),提出一
-
基于FPGA 的UART 擴展總線設計和應用
摘要：現(xiàn)在嵌入式系統(tǒng)的功能越來越集合化,需要控制大量外設。外設模塊普遍采用UART作為通信接口,但是通常處理器都會自帶一個UART串口。實際應用中一個串口往往不夠用,需要對系統(tǒng)進行擴展。本文所介紹的就是以FPGA為實
-
基于FPGA的水聲信號采樣存儲系統(tǒng)設計
摘要：為了提高水聲傳感器網(wǎng)絡通信系統(tǒng)試驗和算法研究的效率，水聲傳感器網(wǎng)絡節(jié)點需要具有水聲通信的原始波形數(shù)據(jù)的記錄功能。本文設計了一種水聲信號采樣存儲系統(tǒng)，實現(xiàn)了數(shù)據(jù)變速率AD采集、數(shù)據(jù)環(huán)形存儲、數(shù)據(jù)連續(xù)
-
基于FPGA的高精度時差測量系統(tǒng)設計
摘要：在時差定位(TDOA)技術(shù)中，高精度的時差測量是準確定位的關(guān)鍵。針對這一需要， 提出一種基于FPGA 的高精度時差測量系統(tǒng)的實現(xiàn)方案。本系統(tǒng)的時差測算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提
-
基于FPGA的軟件無線電平臺設計
0 引 言軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動后，由硬件到軟件的第三次變革。簡單地說，軟件無線電就是一種基于通用硬件平臺，并通過軟件可提供多種服務的、適應多種標準的、多頻帶多模式的、可
-
基于EDA 技術(shù)（FPGA）的自動門控制系統(tǒng)設計
引 言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動。21 世紀的今天，門更加突出了安全理念，強調(diào)了有效性：有效地防范、通行、疏散，同時還突出了建筑藝術(shù)的理念，強調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
-
高性能DC/DC轉(zhuǎn)換器應對FPGA應用中的供電要求
隨著FPGA制造工藝尺寸持續(xù)縮小、設計配置更加靈活，以及采用FPGA的系統(tǒng)的不斷發(fā)展，原來只采用微處理器和ASIC的應用現(xiàn)在也可以用FPGA來實現(xiàn)了。最近FPGA供應商推出的新型可
-
Altera通過早期使用計劃 讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢
Altera公司8月29號發(fā)布其面向FPGA的OpenCL (開放計算語言)早期使用計劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標準，設計團隊可以在高級C語言框架中面向FPGA設計他們自己的系統(tǒng)和算法
-
Altera通過早期使用計劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢
Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開放計算語言)早期使用計劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標準，設計團隊可以在高級C語言框架中面向FPGA設計他們自己的
-
Altera早期使用計劃讓客戶了解面向FPGA的OpenCL效能優(yōu)勢
Altera公司今天發(fā)布其面向FPGA的OpenCL (開放計算語言)早期使用計劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標準，設計團隊可以在高級C語言框架中面向FPGA設計他們自己的系統(tǒng)和算法，大
