FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的超聲波信號處理研究

摘要：為了降低超聲波流量檢測過程中噪聲對檢測精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開銷，提高了濾波

電子設(shè)計(jì)自動(dòng)化
2011-08-05

FPGA 信號處理超聲波 BSP
基于FPGA的PCM30／32路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計(jì)

摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計(jì)軟件QuartusⅡ8．0為開發(fā)平臺(tái)，利用Verilog HDL硬

電子設(shè)計(jì)自動(dòng)化
2011-08-05

信號 PCM FPGA BSP
基于FPGA的超聲波信號處理研究

摘要：為了降低超聲波流量檢測過程中噪聲對檢測精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開銷，提高了濾波

數(shù)字電源
2011-08-03

FPGA 信號處理超聲波 BSP
基于軟件測試技術(shù)的FPGA測試研究

基于對FPGA系統(tǒng)失效機(jī)理的深入分析, 提出了軟件測試技術(shù)在FPGA測試中的應(yīng)用, 并分析了其可行性; 通過對比FPGA與軟件系統(tǒng)的異同, 歸納出FPGA特有的測試要求，從而在軟件測試技術(shù)的基礎(chǔ)上針對FPGA的特點(diǎn)進(jìn)行改進(jìn), 形成了一套實(shí)用的FPGA測試方法。

電子設(shè)計(jì)自動(dòng)化
2011-08-01

元件測試技術(shù) 軟件測試 FPGA
基于CPLD／FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

摘要：在工業(yè)控制中如何提高一對多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù)，提出基于CPLD／FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實(shí)時(shí)

電子設(shè)計(jì)自動(dòng)化
2011-08-01

多串口串口設(shè)計(jì) CPLD FPGA
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

　　1 中性點(diǎn)偏移技術(shù)原理分析　　目前國內(nèi)生產(chǎn)的高壓變頻器大多采用功率單元串聯(lián)疊加多電平，VVVF控制方式。其拓?fù)浣Y(jié)構(gòu)如圖1 所示。A、B、C三相各6 個(gè)功率單元，每個(gè)功率單元輸出電壓為577 V，相電壓UAO=UBO=UCO=3

數(shù)字電源
2011-07-30

DSP 高壓變頻器 FPGA BSP
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

　　1 中性點(diǎn)偏移技術(shù)原理分析　　目前國內(nèi)生產(chǎn)的高壓變頻器大多采用功率單元串聯(lián)疊加多電平，VVVF控制方式。其拓?fù)浣Y(jié)構(gòu)如圖1 所示。A、B、C三相各6 個(gè)功率單元，每個(gè)功率單元輸出電壓為577 V，相電壓UAO=UBO=UCO=3

功率器件
2011-07-30

DSP 高壓變頻器 FPGA BSP
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

嵌入式教程
2011-07-30

DSP 高壓變頻器 FPGA BSP
Virtex-7 ：賽靈思28nm系列產(chǎn)品的又一里程碑

今年3月，賽靈思公司（Xilinx, Inc.）推出了首批 Kintex-7 器件，這標(biāo)志著 28nm FPGA 的問世。在短短3個(gè)月后，賽靈思又推出了 Virtex-7 系列的首款產(chǎn)品。日前，賽靈思在北京召開新聞發(fā)布會(huì)，隆重介紹Virtex-7 系列產(chǎn)

21ic專訪
2011-07-29

Virtex 賽靈思 FPGA BSP
基于FPGA的三相SPWM的設(shè)計(jì)及其優(yōu)化

本文提出了利用分時(shí)復(fù)用以及正弦波的對稱性，對三相正弦表進(jìn)一步優(yōu)化，以進(jìn)一步減少正弦表所占用的邏輯門，提高FPGA的利用率。

電子設(shè)計(jì)自動(dòng)化
2011-07-28

正弦波 SPWM FPGA BSP
使用LabVIEW 與 NI FlexRIO實(shí)現(xiàn)基于FPGA的單原子反饋控制

圖1. 用于研究光與物質(zhì)基本相互作用的激光系統(tǒng)的一部分。系統(tǒng)包括多種透鏡，鏡面，以及光學(xué)模塊。 "使用NI FlexRIO，我們定制了自己的高性能硬件設(shè)備?；贚abVIEW FPGA，我們能夠快速開發(fā)FPGA代碼，因?yàn)樗哂?/p>
測試測量
2011-07-27

LabVIEW 控制 FLEX FPGA
如何提高基于FPGA的原型的可視性

本文首先討論與執(zhí)行這些活動(dòng)有關(guān)的現(xiàn)有技術(shù)的局限性。然后介紹新興的可視性增強(qiáng)技術(shù)；這種新的技術(shù)包括一組縮減的要觀察的信號的自動(dòng)交互選擇以及填充“遺漏片段”(未觀察到的信號值)的“數(shù)據(jù)擴(kuò)展”技術(shù)。

電子設(shè)計(jì)自動(dòng)化
2011-07-26

工程師信號 RTL FPGA
基于FPGA的實(shí)時(shí)無損數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)

摘要：針對某些特殊的測試實(shí)驗(yàn)，既要求測試系統(tǒng)微體積、低功耗，還要求記錄大量數(shù)據(jù)的問題，提出基于FPGA的數(shù)據(jù)壓縮解決方案。介紹了LZW壓縮算法的基本理論及其用FPGA硬件實(shí)現(xiàn)的方法。大量的實(shí)驗(yàn)表明，系統(tǒng)工作穩(wěn)定，

電子設(shè)計(jì)自動(dòng)化
2011-07-26

系統(tǒng)設(shè)計(jì) 數(shù)據(jù)壓縮 FPGA BSP
28nm FPGA上的創(chuàng)新技術(shù)超越摩爾定律

Altera公司在推出的采用先進(jìn)28nm工藝制程的FPGA中采用創(chuàng)新技術(shù)，集成嵌入式HardCopy模塊、部分重新配置新方法以及嵌入28Gbps收發(fā)器，這些創(chuàng)新技術(shù)大大超越了摩爾定律本身所帶來的益處，極大的提高下一代Altera FPGA的

電子設(shè)計(jì)自動(dòng)化
2011-07-26

Altera 摩爾定律 GBPS FPGA
基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)

摘要：針對傳統(tǒng)磁通門信號處理電路中模擬元件的缺點(diǎn)，設(shè)計(jì)一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個(gè)系統(tǒng)采用閉環(huán)結(jié)構(gòu)，由激勵(lì)產(chǎn)生模塊、信號處理拱塊和負(fù)反饋模塊組成。外圍模擬電路用高速D／A、A／D芯

工業(yè)控制
2011-07-26

傳感器系統(tǒng) 系統(tǒng)設(shè)計(jì) 磁通門傳感器 FPGA
如何提高基于FPGA的原型的可視性

本文首先討論與執(zhí)行這些活動(dòng)有關(guān)的現(xiàn)有技術(shù)的局限性。然后介紹新興的可視性增強(qiáng)技術(shù)；這種新的技術(shù)包括一組縮減的要觀察的信號的自動(dòng)交互選擇以及填充“遺漏片段”(未觀察到的信號值)的“數(shù)據(jù)擴(kuò)展”技術(shù)。

數(shù)字電源
2011-07-24

工程師信號 RTL FPGA
基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)

摘要：針對傳統(tǒng)磁通門信號處理電路中模擬元件的缺點(diǎn)，設(shè)計(jì)一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個(gè)系統(tǒng)采用閉環(huán)結(jié)構(gòu)，由激勵(lì)產(chǎn)生模塊、信號處理拱塊和負(fù)反饋模塊組成。外圍模擬電路用高速D／A、A／D芯

數(shù)字電源
2011-07-23

傳感器系統(tǒng) 系統(tǒng)設(shè)計(jì) 磁通門傳感器 FPGA
賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

21ic訊賽靈思公司（Xilinx, Inc.）日前宣布推出了 Virtex-7 現(xiàn)場可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求，幫助他們實(shí)現(xiàn)具有最高吞吐量的有線通信系統(tǒng)；最高信號處

電子設(shè)計(jì)自動(dòng)化
2011-07-22

Virtex 賽靈思 ASIC FPGA
基于FPGA的可變長度移位寄存器優(yōu)化設(shè)計(jì)

基于FPGA的可變長度移位寄存器優(yōu)化設(shè)計(jì)

嵌入式教程
2011-07-22

RAM 觸發(fā)器移位寄存器 FPGA
Xilinx FPGA抗輻射設(shè)計(jì)技術(shù)研究

摘要：針對Xilinx FPGA在航天應(yīng)用中的可行性，文章分析了Xilinx FPGA的結(jié)構(gòu)以及空間輻射效應(yīng)對FPGA的影響，結(jié)合實(shí)際工程實(shí)踐給出了提高其可靠性的一有用辦法和注意事項(xiàng)，如冗余設(shè)計(jì)、同步設(shè)計(jì)、自檢等。表明配置信息

電子設(shè)計(jì)自動(dòng)化
2011-07-20

Xilinx 存儲(chǔ)器 FPGA BSP

首頁上一頁 234 235 236 237 238 239 240 241 242 243 下一頁尾頁

FPGA

基于FPGA的超聲波信號處理研究

基于FPGA的PCM30／32路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計(jì)

基于FPGA的超聲波信號處理研究

基于軟件測試技術(shù)的FPGA測試研究

基于CPLD／FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

Virtex-7 ：賽靈思28nm系列產(chǎn)品的又一里程碑

基于FPGA的三相SPWM的設(shè)計(jì)及其優(yōu)化

使用LabVIEW 與 NI FlexRIO實(shí)現(xiàn)基于FPGA的單原子反饋控制

如何提高基于FPGA的原型的可視性

基于FPGA的實(shí)時(shí)無損數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)

28nm FPGA上的創(chuàng)新技術(shù)超越摩爾定律

基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)

如何提高基于FPGA的原型的可視性

基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)

賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

基于FPGA的可變長度移位寄存器優(yōu)化設(shè)計(jì)

Xilinx FPGA抗輻射設(shè)計(jì)技術(shù)研究

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻