FPGA

關注人關注

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于FPGA的時統(tǒng)模塊可靠性設計

摘要：文章從FPGA邏輯編程設計技術、EMC技術、高速電路PCB設計技術等幾個方面介紹了時統(tǒng)接收處理模塊的抗干擾設計及其實現(xiàn)方法，實現(xiàn)了同步脈沖的提取、對時功能、自守時、脈寬調制等功能，提高了同步精度和抗干擾性

電子設計自動化
2011-07-20

FPGA BSP HZ 信號線
賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

21ic訊賽靈思公司（Xilinx, Inc.）日前宣布推出了 Virtex-7 現(xiàn)場可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設備制造商的各種要求，幫助他們實現(xiàn)具有最高吞吐量的有線通信系統(tǒng)；最高信號處

數(shù)字電源
2011-07-20

Virtex 賽靈思 ASIC FPGA
基于FPGA的出租車計費系統(tǒng)設計

摘要：出租車計費系統(tǒng)大多利用單片機進行控制，較易被改裝，且故障率較高。針對這一問題，設計了一種基于FPGA的出租車計費系統(tǒng)，可模擬汽車行駛、暫停等待，停止等過程，并可同時顯示金額、乘車總路程。設計采用層次

電子設計自動化
2011-07-19

系統(tǒng)設計出租車計費系統(tǒng) FPGA BSP
基于TMS320C6455的視頻動目標檢測裝置設計

摘要：介紹一種基于高速DSP芯片TMS320C6455構建的視頻動目標檢測裝置，有效地利用6455的大容量內存空間等特點，采用EDMA功能實現(xiàn)了高速數(shù)據(jù)傳輸?shù)钠古揖彌_結構設計，軟件設計是基于背景更新的動目標檢測算法，測試結

模擬
2011-07-18

動目標檢測 TMS320C6455 FPGA BSP
基于FPGA的出租車計費系統(tǒng)設計

摘要：出租車計費系統(tǒng)大多利用單片機進行控制，較易被改裝，且故障率較高。針對這一問題，設計了一種基于FPGA的出租車計費系統(tǒng)，可模擬汽車行駛、暫停等待，停止等過程，并可同時顯示金額、乘車總路程。設計采用層次

數(shù)字電源
2011-07-17

系統(tǒng)設計出租車計費系統(tǒng) FPGA BSP
基于TMS320C6455的視頻動目標檢測裝置設計

摘要：介紹一種基于高速DSP芯片TMS320C6455構建的視頻動目標檢測裝置，有效地利用6455的大容量內存空間等特點，采用EDMA功能實現(xiàn)了高速數(shù)據(jù)傳輸?shù)钠古揖彌_結構設計，軟件設計是基于背景更新的動目標檢測算法，測試結

數(shù)字電源
2011-07-16

動目標檢測 TMS320C6455 FPGA BSP
基于FPGA的IP核8051上實現(xiàn)TCP/IP的設計

該便攜式接觸網(wǎng)故障信號分析儀采用圖形化程序設計語言LabVIEW開發(fā)設計, 可實現(xiàn)數(shù)據(jù)的高速實時采集、在線分析、自動存儲、顯示等功能。高速數(shù)字化儀NI PXI- 5112卡采樣速度高、性能穩(wěn)定可靠, 適宜對高速變化信號的實時監(jiān)測。將軟件安裝在PXI- 1042工控機上, 具有體積小、抗干擾能力強、攜帶方便等特點, 同時具有故障性質判斷、故障定位功能。該系統(tǒng)目前已經(jīng)在石家莊變電所現(xiàn)場運行, 效果良好。

電子設計自動化
2011-07-15

IP核 TCP/IP UIP協(xié)議棧 FPGA
基于FPGA的智能變送器的設計與實現(xiàn)

摘要：根據(jù)工業(yè)應用的實際需要以及網(wǎng)絡通信發(fā)展的功能要求，提出了基于FPGA智能變送器控制系統(tǒng)的總體方案，設計了以XILINX公司的Spartan3系列XC3S4005PO208C可編程邏輯器件為主控制器、DM9000A為以太網(wǎng)通信接口、SJA

測試測量
2011-07-15

智能變送器模擬輸出 FPGA BSP
FPGA控制下面陣CCD時序發(fā)生器設計及硬件實現(xiàn)

摘要在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅動時序的基礎上，對可調節(jié)曝光時間的CCD時序發(fā)生器及其硬件電路進行設計。選用FPGA器件作為硬件設計平臺，使用VHDL語言對時序關系進行了硬件描述。采用QuartusII 8.0

電子設計自動化
2011-07-14

控制發(fā)生器 CCD FPGA
播灑FPGA的種子助力中國人才培養(yǎng)

Altera的2011亞洲創(chuàng)新設計大賽和電子設計文章競賽正如火如荼地進行著，筆者有幸對其發(fā)起人、組織者－Altera公司大學計劃中國地區(qū)項目總負責人徐平波先生進行了專訪。徐平波先生雖已年過六旬，長期堅持游泳，神采奕奕

電子設計自動化
2011-07-13

工程師 Altera FPGA技術 FPGA
基于FPGA的NAND Flash ECC校驗

摘要基于Flash存儲器的Hamming編碼原理，在Altera QuartusⅡ7．0開發(fā)環(huán)境下，實現(xiàn)ECC校驗功能。測試結果表明，該程序可實現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗數(shù)據(jù)，能夠檢測出1 bit錯誤和2 bit錯誤，對于1 bit錯誤

電子設計自動化
2011-07-13

Flash NAND ECC FPGA
FPGA控制下面陣CCD時序發(fā)生器設計及硬件實現(xiàn)

摘要在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅動時序的基礎上，對可調節(jié)曝光時間的CCD時序發(fā)生器及其硬件電路進行設計。選用FPGA器件作為硬件設計平臺，使用VHDL語言對時序關系進行了硬件描述。采用QuartusII 8.0

線性電源
2011-07-12

控制發(fā)生器 CCD FPGA
FPGA時鐘設計

摘要：在FPGA設計中，為了成功地操作，可靠的時鐘是非常關鍵的。設計不良的時鐘在極限的溫度、電壓下將導致錯誤的行為。在設計PLD／FPGA時通常采用如下四種類型時鐘：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。

電子設計自動化
2011-07-11

時鐘 PLD FPGA BSP
基于FPGA的自適應波束形成算法實現(xiàn)

　1 引言　　在雷達及聲納信號處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實現(xiàn)，控制邏輯電路采用CPLD來完成，這種方法具有軟件編程靈活、功能易于擴展的優(yōu)點，但對于實時性能要求很高的系統(tǒng)，如雷達、聲納探測和

電子設計自動化
2011-07-11

指令波束形成算法自適應波束形成 FPGA
基于FPGA的實時中值濾波器硬件實現(xiàn)

針對高清圖像在中值濾波預處理過程中排序量多、速度慢的特點，提出適合鄰域圖像并行處理機的分塊存儲方法。在流水線結構下，1個時鐘周期可以并行處理32個3×3鄰域的中值濾波運算，實現(xiàn)了高速、實時的1 920×1 080灰度圖像中值濾波器。

電子設計自動化
2011-07-11

硬件實現(xiàn) 濾波器中值濾波 FPGA
賽靈思ISE 13.2增加重置功能，提高28nm FPGA驗證效率

可編程平臺廠商賽靈思公司（Xilinx,Inc.）近日宣布推出最新版 ISE® 13.2 設計套件，為28nm 7系列產(chǎn)品，包括將于近期面世的Virtex-7 VX485T提供支持。同時，最新版本的ISE設計套件將采用堆疊硅片互聯(lián)技術構建的業(yè)

消費電子
2011-07-11

賽靈思 SE PLANAHEAD FPGA
基于FPGA的自適應波束形成算法實現(xiàn)

　1 引言　　在雷達及聲納信號處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實現(xiàn)，控制邏輯電路采用CPLD來完成，這種方法具有軟件編程靈活、功能易于擴展的優(yōu)點，但對于實時性能要求很高的系統(tǒng)，如雷達、聲納探測和

數(shù)字電源
2011-07-09

指令波束形成算法自適應波束形成 FPGA
一種多路圖像采集系統(tǒng)的軟件設計

工業(yè)現(xiàn)場因為環(huán)境復雜，實時性要求高，常常需要對一處或多處重要位置同時進行監(jiān)控，且能夠在需要時切換其中一幅畫面全屏顯示。這就要求設計一種實時視頻監(jiān)控系統(tǒng)，既能夠滿足工業(yè)現(xiàn)場應用的特殊環(huán)境，具有體積小、功

測試測量
2011-07-08

軟件設計圖像采集系統(tǒng) SRAM FPGA
賽靈思推出最新版ISE® 13.2設計套件

21ic訊賽靈思公司（Xilinx,Inc.)日前宣布推出最新版 ISE® 13.2 設計套件，為28nm 7系列產(chǎn)品，包括將于近期面世的Virtex-7 VX485T提供支持。同時，最新版本的ISE設計套件將采用堆疊硅片互聯(lián)技術構建的業(yè)界最高密

電子設計自動化
2011-07-08

賽靈思 SE PLANAHEAD FPGA
基于FPGA的四階IIR數(shù)字濾波器

摘要：采用FPGA實現(xiàn)四階IIR數(shù)字濾波器，通過兩個二階節(jié)級聯(lián)構成數(shù)字橢圓低通濾波器。通帶內波紋小于0.1dB，阻帶衰減大于32dB。常用的數(shù)字濾波器有ＦＩＲ數(shù)字濾波器和ＩＩＲ數(shù)字濾波器。ＦＩＲ數(shù)字濾波器具有精

顯示光電
2011-07-07

RSQUO IIR數(shù)字濾波器 FPGA BSP

首頁上一頁 235 236 237 238 239 240 241 242 243 244 下一頁尾頁

FPGA

基于FPGA的時統(tǒng)模塊可靠性設計

賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

基于FPGA的出租車計費系統(tǒng)設計

基于TMS320C6455的視頻動目標檢測裝置設計

基于FPGA的出租車計費系統(tǒng)設計

基于TMS320C6455的視頻動目標檢測裝置設計

基于FPGA的IP核8051上實現(xiàn)TCP/IP的設計

基于FPGA的智能變送器的設計與實現(xiàn)

FPGA控制下面陣CCD時序發(fā)生器設計及硬件實現(xiàn)

播灑FPGA的種子助力中國人才培養(yǎng)

基于FPGA的NAND Flash ECC校驗

FPGA控制下面陣CCD時序發(fā)生器設計及硬件實現(xiàn)

FPGA時鐘設計

基于FPGA的自適應波束形成算法實現(xiàn)

基于FPGA的實時中值濾波器硬件實現(xiàn)

賽靈思ISE 13.2增加重置功能，提高28nm FPGA驗證效率

基于FPGA的自適應波束形成算法實現(xiàn)

一種多路圖像采集系統(tǒng)的軟件設計

賽靈思推出最新版ISE® 13.2設計套件

基于FPGA的四階IIR數(shù)字濾波器

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻