FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

摘要：為了解決高速數(shù)據(jù)采集以及數(shù)據(jù)傳輸問(wèn)題，設(shè)計(jì)了基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)。方案以FPGA為控制核心，實(shí)現(xiàn)A／D控制、數(shù)據(jù)緩存雙口RAM和控制CY7C68013A三個(gè)功能。系統(tǒng)采用Verilog HDL語(yǔ)言，通過(guò)ISE軟件編

數(shù)字電源
2011-06-26

FPGA 高速數(shù)據(jù)采集系統(tǒng) USB通信 BSP
線性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)

摘要：為實(shí)現(xiàn)線性調(diào)頻信號(hào)的數(shù)字脈沖壓縮，設(shè)計(jì)一個(gè)FPGA硬件平臺(tái)，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計(jì)方法。針對(duì)脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設(shè)計(jì)完成后對(duì)系統(tǒng)軟、硬件進(jìn)行了全面測(cè)試，并根據(jù)實(shí)測(cè)數(shù)

數(shù)字電源
2011-06-25

脈沖壓縮線性調(diào)頻信號(hào) IP核 FPGA
思源ProtoLink可將FPGA原型板調(diào)試時(shí)間縮短一半

ProtoLink的誕生對(duì)于大型SoC的系統(tǒng)級(jí)驗(yàn)證而言，F(xiàn)PGA原型板是高性?xún)r(jià)比的快速驗(yàn)證平臺(tái)。思源科技股份有限公司(SpringSoft)資深處長(zhǎng)茅華指出：“當(dāng)需要對(duì)大型SoC做軟硬件協(xié)同驗(yàn)證時(shí)，你可以選擇服務(wù)器或工作站平臺(tái)進(jìn)行模

消費(fèi)電子
2011-06-23

調(diào)試 LINK PROTO FPGA
一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

　　存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。引言　　只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L

顯示光電
2011-06-21

LED MCU 大屏 FPGA
Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

摘要：與通常采用外圍的CPLD器件和CPU來(lái)產(chǎn)生配置接口控制邏輯的方法不同，本文設(shè)計(jì)了采用嵌入到FPGA的Leon3開(kāi)源CPU軟核來(lái)控制實(shí)現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法，可將其應(yīng)用于對(duì)FPGA芯片的在線配置。該方

電子設(shè)計(jì)自動(dòng)化
2011-06-21

軟核 SE 接口配置 FPGA
FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

摘要：詳細(xì)分析了SVPWM的原理，介紹一種根據(jù)負(fù)載的功率因子來(lái)決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法，使得橋臂開(kāi)關(guān)在通過(guò)其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒(méi)有開(kāi)關(guān)動(dòng)作。這樣在提高開(kāi)關(guān)頻率的同時(shí)減小了開(kāi)關(guān)電

電子設(shè)計(jì)自動(dòng)化
2011-06-20

開(kāi)關(guān)損耗 SVPWM算法 FPGA BSP
一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

　　存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。引言　　只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L

數(shù)字電源
2011-06-19

LED MCU 大屏 FPGA
一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

　　存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。引言　　只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L

數(shù)字電源
2011-06-19

LED MCU 大屏 FPGA
Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

嵌入式軟件
2011-06-18

軟核 SE 接口配置 FPGA
FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

摘要：詳細(xì)分析了SVPWM的原理，介紹一種根據(jù)負(fù)載的功率因子來(lái)決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法，使得橋臂開(kāi)關(guān)在通過(guò)其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒(méi)有開(kāi)關(guān)動(dòng)作。這樣在提高開(kāi)關(guān)頻率的同時(shí)減小了開(kāi)關(guān)電

數(shù)字電源
2011-06-18

開(kāi)關(guān)損耗 SVPWM算法 FPGA BSP
基于FPGA無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)

摘要給出了一種由FPGA實(shí)現(xiàn)的無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)方法，采用自頂向下的方法設(shè)計(jì)各個(gè)模塊，并在QuartusII8.0完成了仿真，該控制器主要支持IEEE802．15．4協(xié)議。測(cè)試結(jié)果表明，該MAC控制器支持20～250 kb&mi

電子設(shè)計(jì)自動(dòng)化
2011-06-17

無(wú)線傳感器網(wǎng)絡(luò) MAC控制器 FPGA BSP
基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)

摘要：在SoC開(kāi)發(fā)過(guò)程中，基于FPGA的原型驗(yàn)證是一種有效的驗(yàn)證方法，它不僅能加快SoC的開(kāi)發(fā)，降低SoC應(yīng)用系統(tǒng)的開(kāi)發(fā)成本，而且提高了流片的成功率。文章主要描述了基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)，針對(duì)FPGA基驗(yàn)證

電子設(shè)計(jì)自動(dòng)化
2011-06-15

SoC 時(shí)序 FPGA BSP
基于FPGA的CAN總線控制器設(shè)計(jì)

摘要：使用Verilog HDL硬件描述語(yǔ)言完成了對(duì)CAN總線控制器的設(shè)計(jì)，能夠?qū)崿F(xiàn)符合CAN2．0A協(xié)議的所有功能。本總線控制器的外部接口采用Altera公司開(kāi)發(fā)的Avalon總線接口，增強(qiáng)了控制器的應(yīng)用靈活性。本設(shè)計(jì)使用Modelsim

電子設(shè)計(jì)自動(dòng)化
2011-06-15

控制器設(shè)計(jì) CAN總線控制器 FPGA BSP
走向成熟的智能數(shù)字視頻監(jiān)控

Intelligent Digital Video Surveillance Is Bounding to Mature摘要：視頻監(jiān)控技術(shù)伴隨著“平安中國(guó)”的暢想以及北京奧運(yùn)會(huì)和上海世博會(huì)等大型活動(dòng)的順利舉辦，成為近期備受關(guān)注的電子技術(shù)應(yīng)用領(lǐng)域。作為

電子設(shè)計(jì)自動(dòng)化
2011-06-13

智能數(shù)字數(shù)字視頻監(jiān)控 MOST FPGA
走向成熟的智能數(shù)字視頻監(jiān)控

Intelligent Digital Video Surveillance Is Bounding to Mature摘要：視頻監(jiān)控技術(shù)伴隨著“平安中國(guó)”的暢想以及北京奧運(yùn)會(huì)和上海世博會(huì)等大型活動(dòng)的順利舉辦，成為近期備受關(guān)注的電子技術(shù)應(yīng)用領(lǐng)域。作為

數(shù)字電源
2011-06-11

智能數(shù)字數(shù)字視頻監(jiān)控 MOST FPGA
基于雙FPGA的刀閘接口控制箱的設(shè)計(jì)

摘要：現(xiàn)有變電站改造成數(shù)字化變電站時(shí)需要增加過(guò)程層設(shè)備，其中對(duì)刀閘接口控制箱的動(dòng)作可靠性提出了極高的要求。提出一種基于雙FPGA實(shí)現(xiàn)多重邏輯閉鎖的刀閘接口控制箱實(shí)現(xiàn)方案。設(shè)計(jì)了FPGA電源和時(shí)鐘實(shí)現(xiàn)電路，兩塊

電子設(shè)計(jì)自動(dòng)化
2011-06-10

接口控制 FPGA BSP
財(cái)報(bào)表現(xiàn)優(yōu)萊迪斯2013進(jìn)軍28奈米制程

萊迪斯半導(dǎo)體（Lattice）今年第一季財(cái)報(bào)表現(xiàn)優(yōu)于原本預(yù)期，營(yíng)業(yè)收入8260萬(wàn)美元，季增長(zhǎng)率13%，與去年同期相較成長(zhǎng)率達(dá)17%；先前財(cái)務(wù)預(yù)測(cè)季增率僅2- 7%。分析主要成長(zhǎng)原因，是來(lái)自于客戶(hù)對(duì)PLD新品MachXO2的良好回應(yīng)。

模擬
2011-06-10

低功耗 CK LATTICE FPGA
基于AVR單片機(jī)與FPGA的低頻數(shù)字式相位測(cè)量?jī)x

摘要：提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。利用單片機(jī)強(qiáng)勁的運(yùn)算、控制功能和FPGA運(yùn)算速度快、資

單片機(jī)
2011-06-09

低頻相位測(cè)量?jī)x AVR單片機(jī) FPGA
基于FPGA的GPS+GSM雙重車(chē)載定位系統(tǒng)設(shè)計(jì)

摘要：為了克服一般車(chē)載導(dǎo)航系統(tǒng)定位不連貫的缺陷，利用NiosⅡ軟核處理器配置靈活、擴(kuò)展性強(qiáng)等特點(diǎn)，結(jié)合GPS和GSM模塊，設(shè)計(jì)出了一種基于SoPC技術(shù)的雙重定位系統(tǒng)。該設(shè)計(jì)利用SoPC Builder開(kāi)發(fā)工具將NiosⅡ處理器、存

電子設(shè)計(jì)自動(dòng)化
2011-06-08

GPS 系統(tǒng)設(shè)計(jì) GSM FPGA
基于FPGA 的VGA 圖形控制器的實(shí)現(xiàn)方法

本設(shè)計(jì)中存儲(chǔ)的圖像數(shù)據(jù)所采用的像素位深為3 位，共可顯示8種顏色。在實(shí)際應(yīng)用中，可以使用更大的存儲(chǔ)器，最終實(shí)現(xiàn)256 色圖像，乃至真彩色圖像的顯示。在此設(shè)計(jì)基礎(chǔ)上，通過(guò)使用SDRAM 等外部存儲(chǔ)器，利用DMA 控制方式，并且配合Altera 的nios 嵌入式軟核CPU ,可以在SOPC 開(kāi)發(fā)平臺(tái)上最終實(shí)現(xiàn)兼容SVGA ,TVGA 標(biāo)準(zhǔn)等的更復(fù)雜顯示控制器。

工業(yè)控制
2011-06-07

圖形控制器位圖 VGA FPGA

首頁(yè) 上一頁(yè) 239 240 241 242 243 244 245 246 247 248 下一頁(yè) 尾頁(yè)

FPGA

基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

線性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)

思源ProtoLink可將FPGA原型板調(diào)試時(shí)間縮短一半

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

基于FPGA無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)

基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的CAN總線控制器設(shè)計(jì)

走向成熟的智能數(shù)字視頻監(jiān)控

走向成熟的智能數(shù)字視頻監(jiān)控

基于雙FPGA的刀閘接口控制箱的設(shè)計(jì)

財(cái)報(bào)表現(xiàn)優(yōu)萊迪斯2013進(jìn)軍28奈米制程

基于AVR單片機(jī)與FPGA的低頻數(shù)字式相位測(cè)量?jī)x

基于FPGA的GPS+GSM雙重車(chē)載定位系統(tǒng)設(shè)計(jì)

基于FPGA 的VGA 圖形控制器的實(shí)現(xiàn)方法

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(人)

熱門(mén)活動(dòng)

課程視頻