FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

28nm創(chuàng)新加速FPGA應(yīng)用

我們認(rèn)為，亞太市場(chǎng)特別中國(guó)市場(chǎng)對(duì)FPGA的需求比其他地區(qū)更大一些。至于FPGA應(yīng)用的熱點(diǎn)，需求量最大的還是通信業(yè)。我們公司幾乎有一半的收入來(lái)自于通信業(yè)，因?yàn)橥ㄐ艠I(yè)的最大特點(diǎn)是對(duì)速度、性能、帶寬、功耗等要求都非

電子設(shè)計(jì)自動(dòng)化
2011-08-29

FPGA 賽靈思通信業(yè) BSP
“一站式”集成方案為中國(guó)“智造”提速

2011年3月，中國(guó)政府通過(guò)了第十二個(gè)五年計(jì)劃。新的計(jì)劃對(duì)于清潔能源、通信和醫(yī)療保健等領(lǐng)域的技術(shù)創(chuàng)新尤為關(guān)注，因?yàn)橹袊?guó)正努力從當(dāng)前“世界工廠”的價(jià)值鏈向研發(fā)及高端制造和服務(wù)中心的目標(biāo)實(shí)現(xiàn)戰(zhàn)略轉(zhuǎn)型，

電子設(shè)計(jì)自動(dòng)化
2011-08-29

通信集成 FPGA 賽靈思
基于ARM+FPGA架構(gòu)的三維圖形加速系統(tǒng)

基于ARM+FPGA架構(gòu)的三維圖形加速系統(tǒng)

嵌入式教程
2011-08-27

ARM 應(yīng)用程序三維圖形 FPGA
FPGA發(fā)展策略和新方案盤(pán)點(diǎn)

全球市場(chǎng)回暖，中國(guó)市場(chǎng)的持續(xù)向好，在ASIC和ASSP市場(chǎng)中不斷攻城掠地等等因素都在推動(dòng)FPGA市場(chǎng)的增長(zhǎng)。以通信市場(chǎng)為例，基于可編程器件的高度靈活性，過(guò)去幾年，F(xiàn)PGA在GSM設(shè)備到LTE設(shè)備中的用量增長(zhǎng)了3.1倍；就FPGA對(duì)

電子設(shè)計(jì)自動(dòng)化
2011-08-26

Altera 收發(fā)器 I/O FPGA
Altera：加快28nm產(chǎn)品應(yīng)用搶占SoCFPGA市場(chǎng)

最近，Altera被《福布斯》雜志評(píng)為世界最具創(chuàng)新100強(qiáng)公司，是進(jìn)入該排名的兩家半導(dǎo)體公司之一。自Altera創(chuàng)始人于1983年率先推出第一款可編程邏輯器件以來(lái)，Altera一直站在半導(dǎo)體行業(yè)創(chuàng)新的最前沿，包括發(fā)售業(yè)界第一款

電子設(shè)計(jì)自動(dòng)化
2011-08-26

Altera MP3 SoC FPGA
FPGA推動(dòng)醫(yī)療行業(yè)多元化發(fā)展

隨著電子技術(shù)的快速發(fā)展，F(xiàn)PGA作為數(shù)字電路設(shè)計(jì)中最重要的成員，已經(jīng)被設(shè)計(jì)者接受并成功應(yīng)用到各個(gè)電子產(chǎn)業(yè)中。而各個(gè)FPGA半導(dǎo)體廠商推陳出新的產(chǎn)品特性，使得針對(duì)某一特定功能需求的性能得到最大程度的優(yōu)化，同時(shí)兼

醫(yī)療電子
2011-08-26

醫(yī)療電子 MCU MICROSEMI FPGA
Altera發(fā)售世界上第一款支持28-Gbps的FPGA

21ic訊 Altera公司日前宣布開(kāi)始發(fā)售世界上第一款具有28-Gbps收發(fā)器的FPGA。Stratix® V GT器件是業(yè)界目前為止帶寬最大、性能最好的FPGA。這一業(yè)界領(lǐng)先的創(chuàng)新Stratix V GT FPGA技術(shù)為前沿通信系統(tǒng)設(shè)計(jì)人員量身定做

電子設(shè)計(jì)自動(dòng)化
2011-08-25

Altera GBPS STRATIX FPGA
基于FPGA直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)

摘要針對(duì)一般無(wú)線通信系統(tǒng)抗干擾、抗噪聲以及抗多徑性能力差的缺點(diǎn)，提出了一種基于FPGA的直接序列擴(kuò)頻系統(tǒng)設(shè)計(jì)。該設(shè)計(jì)采用63位的pn碼作為擴(kuò)頻調(diào)制的碼序列，在發(fā)送端，對(duì)信息碼進(jìn)行擴(kuò)頻調(diào)制；在接收端，對(duì)收到的擴(kuò)

電子設(shè)計(jì)自動(dòng)化
2011-08-25

直接序列擴(kuò)頻擴(kuò)頻系統(tǒng) FPGA BSP
運(yùn)用SAD算法降低FPGA資源利用率

介紹如何從比RTL更高層次的抽象層分析資源共享，讓資源占用率比依賴RTL設(shè)計(jì)中的互斥任務(wù)的方法更低。

電子設(shè)計(jì)自動(dòng)化
2011-08-24

AD RTL FPGA BSP
基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案，分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。本設(shè)計(jì)方案外部電路結(jié)構(gòu)簡(jiǎn)單可靠，特別適用于多路檢測(cè)系統(tǒng)中，而

測(cè)試測(cè)量
2011-08-24

系統(tǒng)設(shè)計(jì) 數(shù)據(jù)采集系統(tǒng) FPGA BSP
基于FPGA的高速串行傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：作為高傳輸速率和低設(shè)計(jì)成本的傳輸技術(shù)，串行傳輸技術(shù)被廣泛應(yīng)用于高速通信領(lǐng)域，并已成為業(yè)界首選。在此基于對(duì)高速串行傳輸系統(tǒng)的分析，對(duì)實(shí)例進(jìn)行了總體設(shè)計(jì)驗(yàn)證，最終達(dá)到高速傳輸?shù)哪康摹? 關(guān)鍵詞：FPGA；

電子設(shè)計(jì)自動(dòng)化
2011-08-24

傳輸系統(tǒng) 高速串行串行傳輸 FPGA
基于FPGA的通用異步收發(fā)器設(shè)計(jì)

摘要：采用Verilog HDL語(yǔ)言作為硬件功能的描述，運(yùn)用模塊化設(shè)計(jì)方法分別設(shè)計(jì)了通用異步收發(fā)器(UART)的發(fā)送模塊、接收模塊和波特率發(fā)生器，并結(jié)合現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的特點(diǎn)，實(shí)現(xiàn)了一個(gè)可移植的UART模塊。該設(shè)計(jì)不

電子設(shè)計(jì)自動(dòng)化
2011-08-24

通用異步收發(fā)器 UART FPGA BSP
基于FPGA多通道同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

　引言　　數(shù)據(jù)采集在工業(yè)測(cè)控領(lǐng)域里有廣泛的應(yīng)用，它已成為計(jì)算機(jī)測(cè)控系統(tǒng)的一個(gè)重要的環(huán)節(jié)，尤其在設(shè)備故障監(jiān)測(cè)系統(tǒng)中，由于各種設(shè)備的結(jié)構(gòu)復(fù)雜，運(yùn)動(dòng)形式多種多樣，發(fā)生故障的可能部位很難確定，因此我們需要從設(shè)

電子設(shè)計(jì)自動(dòng)化
2011-08-24

系統(tǒng)設(shè)計(jì) 數(shù)據(jù)采集系統(tǒng) 同步數(shù)據(jù)采集 FPGA
基于CY7C68013A和FPGA的ADSP-TS101擴(kuò)展USB接口設(shè)計(jì)

ADI公司的DSP器件(ADSP-TS101)具有浮點(diǎn)實(shí)時(shí)處理能力強(qiáng)、并行性好等優(yōu)點(diǎn)，從而廣泛被彈載信號(hào)處理系統(tǒng)選用。其作為彈載主處理器，在導(dǎo)彈的系統(tǒng)試驗(yàn)中，需要利用上位機(jī)對(duì)其中的大數(shù)據(jù)量的軟件變量進(jìn)行實(shí)時(shí)監(jiān)控和記錄，

數(shù)字電源
2011-08-23

接口設(shè)計(jì) USB接口 CY7C68013A FPGA
基于CY7C68013A和FPGA的ADSP-TS101擴(kuò)展USB接口設(shè)計(jì)

基于CY7C68013A和FPGA的ADSP-TS101擴(kuò)展USB接口設(shè)計(jì)

嵌入式教程
2011-08-23

接口設(shè)計(jì) USB接口 CY7C68013A FPGA
基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng)

基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng)

嵌入式教程
2011-08-23

驅(qū)動(dòng)控制系統(tǒng) SPARTAN-6 FPGA 賽靈思
基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

目前的圖像壓縮存儲(chǔ)方案大都無(wú)法支持高分辨率圖像。另外，在一些DSP解決方案中，因?yàn)镈SP接口不靈活以及DSP本身處理能力的限制，很難支持高分辨圖像壓縮。　　本設(shè)計(jì)開(kāi)發(fā)出了一套基于雙FPGA+ARM架構(gòu)的高速計(jì)算機(jī)屏幕圖

數(shù)字電源
2011-08-23

ARM 圖像壓縮系統(tǒng) TIMES FPGA
基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

嵌入式軟件
2011-08-23

ARM 圖像壓縮系統(tǒng) TIMES FPGA
基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

嵌入式教程
2011-08-23

ARM 圖像壓縮系統(tǒng) TIMES FPGA
基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)

基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)

嵌入式教程
2011-08-23

PCI 并行計(jì)算 CORE FPGA

首頁(yè) 上一頁(yè) 231 232 233 234 235 236 237 238 239 240 下一頁(yè) 尾頁(yè)

FPGA

28nm創(chuàng)新加速FPGA應(yīng)用

“一站式”集成方案為中國(guó)“智造”提速

基于ARM+FPGA架構(gòu)的三維圖形加速系統(tǒng)

FPGA發(fā)展策略和新方案盤(pán)點(diǎn)

Altera：加快28nm產(chǎn)品應(yīng)用搶占SoCFPGA市場(chǎng)

FPGA推動(dòng)醫(yī)療行業(yè)多元化發(fā)展

Altera發(fā)售世界上第一款支持28-Gbps的FPGA

基于FPGA直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)

運(yùn)用SAD算法降低FPGA資源利用率

基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

基于FPGA的高速串行傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的通用異步收發(fā)器設(shè)計(jì)

基于FPGA多通道同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

基于CY7C68013A和FPGA的ADSP-TS101擴(kuò)展USB接口設(shè)計(jì)

基于CY7C68013A和FPGA的ADSP-TS101擴(kuò)展USB接口設(shè)計(jì)

基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng)

基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門(mén)活動(dòng)

課程視頻