FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于FPGA的視頻應(yīng)用OSD設(shè)計

近年來，數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個領(lǐng)域取得了廣泛的應(yīng)用。在數(shù)字視頻監(jiān)控系統(tǒng)中，OSD(On Screen Display)技術(shù)是不可或缺的部分。OSD為用戶提供友好的人機界面，能夠使用戶獲得更多的附加信息。系

數(shù)字電源
2011-09-23

FPGA SD OS BSP
基于FPGA的時鐘設(shè)計

基于FPGA的時鐘設(shè)計

嵌入式教程
2011-09-23

時鐘 PLD FPGA BSP
Micro/sys單板計算機采用賽靈思Spartan-6 FPGA

21ic訊賽靈思公司（Xilinx, Inc.）日前宣布，Micro/sys 公司采用集成了MicroBlaze™ 處理器子系統(tǒng)的Spartan®-6 FPGA 和 ARM® Cortex™-A8 處理器推出了一款小型低功耗高穩(wěn)健型計算機板。該最新商

廠商動態(tài)
2011-09-22

賽靈思單板計算機 MICRO FPGA
基于FPGA的電梯控制系統(tǒng)設(shè)計

摘要：介紹了基于FPGA的四層電梯控制系統(tǒng)的設(shè)計。該系統(tǒng)采用Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作為主控制芯片，采用Verilog-HDL編程描述，實現(xiàn)對電梯的智能控制，經(jīng)仿真驗證，完成所要求功能。該設(shè)計采用模

電子設(shè)計自動化
2011-09-21

控制系統(tǒng)設(shè)計電梯控制系統(tǒng) FPGA BSP
用LabVIEW FPGA模塊實現(xiàn)不同時鐘域的數(shù)據(jù)連續(xù)傳輸

摘要：為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明，采用該方法設(shè)定的FIFO深

電子設(shè)計自動化
2011-09-21

LabVIEW 時鐘 FPGA BSP
基于FPGA的高速自適應(yīng)格型濾波器的實現(xiàn)

摘要：針對高速高靈敏度數(shù)字信號處理時對于自適應(yīng)濾波器的數(shù)值特性和實時性的要求，在一種自適應(yīng)格型聯(lián)合濾波器的基礎(chǔ)上提出算法改進，采用馳豫超前流水線技術(shù)和時序重構(gòu)技術(shù)，在損失較小濾波性能的情況下，在FPGA中

電子設(shè)計自動化
2011-09-21

時序濾波器 FPGA BSP
基于FPGA的高光效LCD投影機設(shè)計

基于FPGA的高光效LCD投影機設(shè)計

嵌入式教程
2011-09-20

LCD 投影機 LCD屏 FPGA
一種基于FPGA的高速誤碼測試儀的設(shè)計

摘要：誤碼測試儀是檢測通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價格昂貴，而且不方便攜帶?；贔PGA的高速誤碼測試儀，采用FPGA來完成控制和測試模塊的一體化設(shè)計，提高了

電子設(shè)計自動化
2011-09-20

電平誤碼測試儀 FPGA BSP
基于FPGA的FIR濾波器的性能研究

摘要：目前FIR濾波器的一般設(shè)計方法比較繁瑣，開發(fā)周期長，如果采用設(shè)計好的FIR濾波器的IP核，則開發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)

電子設(shè)計自動化
2011-09-20

FIR濾波器 FIR數(shù)字濾波器 FPGA BSP
基于FPGA的幅值可調(diào)信號發(fā)生器設(shè)計

摘要：針對信號發(fā)生器時輸出頻率精度高和幅值可調(diào)的要求，采用直接數(shù)字頻率合成(DDS)技術(shù)，提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號發(fā)生器設(shè)計方案。采用AT89S52單片機為控制器，控制FPGA產(chǎn)

電子設(shè)計自動化
2011-09-20

信號發(fā)生器 HZ FPGA BSP
基于FPGA的QDPSK調(diào)制器的設(shè)計與實現(xiàn)

摘要：介紹了QDPSK信號的優(yōu)點，并分析了其實現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實現(xiàn)方案。采用自頂向下的設(shè)計思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖

電子設(shè)計自動化
2011-09-20

調(diào)制器 PSK調(diào)制 QDPSK FPGA
FPGA+MCU實現(xiàn)VGA圖象信號發(fā)生器

FPGA+MCU實現(xiàn)VGA圖象信號發(fā)生器

嵌入式教程
2011-09-19

信號發(fā)生器 MCU VGA FPGA
FPGA在汽車核心電子系統(tǒng)中的機遇

當今汽車應(yīng)用中的電子應(yīng)用越來越多，可說是無處不在；最明顯的是儀表板式和車載信息通信系統(tǒng)或信息娛樂系統(tǒng)，以及諸如GPS導(dǎo)航和面向后排乘客配備的DVD電影設(shè)備等。而且，由于技術(shù)的進步、強制性的排放限制和安全標準

汽車電子
2011-09-19

汽車固件電子系統(tǒng) FPGA
一款用DSP+FPGA實現(xiàn)的數(shù)字相關(guān)器

引　言數(shù)字相關(guān)器作為軟件無線電的典型應(yīng)用，在擴頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴頻通信中，采用模擬器件(如：聲表面波器) 來實現(xiàn)解擴單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性，因此，對數(shù)字相關(guān)器

通信技術(shù)
2011-09-19

DSP 數(shù)字相關(guān)器 FPGA實現(xiàn) FPGA
基于FPGA的電梯控制系統(tǒng)設(shè)計

摘要：介紹了基于FPGA的四層電梯控制系統(tǒng)的設(shè)計。該系統(tǒng)采用Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作為主控制芯片，采用Verilog-HDL編程描述，實現(xiàn)對電梯的智能控制，經(jīng)仿真驗證，完成所要求功能。該設(shè)計采用模

數(shù)字電源
2011-09-19

控制系統(tǒng)設(shè)計電梯控制系統(tǒng) FPGA BSP
基于FPGA的高速自適應(yīng)格型濾波器的實現(xiàn)

摘要：針對高速高靈敏度數(shù)字信號處理時對于自適應(yīng)濾波器的數(shù)值特性和實時性的要求，在一種自適應(yīng)格型聯(lián)合濾波器的基礎(chǔ)上提出算法改進，采用馳豫超前流水線技術(shù)和時序重構(gòu)技術(shù)，在損失較小濾波性能的情況下，在FPGA中

數(shù)字電源
2011-09-18

時序濾波器 FPGA BSP
基于FPGA的UART接口模塊設(shè)計

基于FPGA的UART接口模塊設(shè)計

嵌入式教程
2011-09-18

模塊設(shè)計接口模塊 UART接口 FPGA
基于FPGA的FIR濾波器的性能研究

摘要：目前FIR濾波器的一般設(shè)計方法比較繁瑣，開發(fā)周期長，如果采用設(shè)計好的FIR濾波器的IP核，則開發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)

數(shù)字電源
2011-09-17

FIR濾波器 FIR數(shù)字濾波器 FPGA BSP
基于FPGA的QDPSK調(diào)制器的設(shè)計與實現(xiàn)

摘要：介紹了QDPSK信號的優(yōu)點，并分析了其實現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實現(xiàn)方案。采用自頂向下的設(shè)計思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖

數(shù)字電源
2011-09-17

調(diào)制器 PSK調(diào)制 QDPSK FPGA
基于FPGA的混合信號驗證流程

基于FPGA的混合信號驗證流程

嵌入式教程
2011-09-17

混合信號組件 PS FPGA

首頁上一頁 227 228 229 230 231 232 233 234 235 236 下一頁尾頁

FPGA

基于FPGA的視頻應(yīng)用OSD設(shè)計

基于FPGA的時鐘設(shè)計

Micro/sys單板計算機采用賽靈思Spartan-6 FPGA

基于FPGA的電梯控制系統(tǒng)設(shè)計

用LabVIEW FPGA模塊實現(xiàn)不同時鐘域的數(shù)據(jù)連續(xù)傳輸

基于FPGA的高速自適應(yīng)格型濾波器的實現(xiàn)

基于FPGA的高光效LCD投影機設(shè)計

一種基于FPGA的高速誤碼測試儀的設(shè)計

基于FPGA的FIR濾波器的性能研究

基于FPGA的幅值可調(diào)信號發(fā)生器設(shè)計

基于FPGA的QDPSK調(diào)制器的設(shè)計與實現(xiàn)

FPGA+MCU實現(xiàn)VGA圖象信號發(fā)生器

FPGA在汽車核心電子系統(tǒng)中的機遇

一款用DSP+FPGA實現(xiàn)的數(shù)字相關(guān)器

基于FPGA的電梯控制系統(tǒng)設(shè)計

基于FPGA的高速自適應(yīng)格型濾波器的實現(xiàn)

基于FPGA的UART接口模塊設(shè)計

基于FPGA的FIR濾波器的性能研究

基于FPGA的QDPSK調(diào)制器的設(shè)計與實現(xiàn)

基于FPGA的混合信號驗證流程

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻