FPGA

關(guān)注467人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

基于DSP和FPGA的機(jī)載總線(xiàn)接口板研究

目前國(guó)內(nèi)對(duì)民用飛機(jī)機(jī)載數(shù)據(jù)總線(xiàn)ARINC429接口板的設(shè)計(jì)一般都是基于HARRIS公司的HS3282芯片完成的，它的缺點(diǎn)是路數(shù)有限、非常不靈活。因此對(duì)ARINC429總線(xiàn)接口板的研制，實(shí)現(xiàn)多通道ARINC429總線(xiàn)數(shù)據(jù)的接收和發(fā)送，成為

數(shù)字電源
2011-10-02

DSP FPGA 機(jī)載總線(xiàn)接口
基于DSP和FPGA的機(jī)載總線(xiàn)接口板研究

基于DSP和FPGA的機(jī)載總線(xiàn)接口板研究

嵌入式教程
2011-10-02

DSP FPGA 機(jī)載總線(xiàn)接口
LabVIEW FPGA模塊實(shí)現(xiàn)FIFO深度設(shè)定

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠

測(cè)試測(cè)量
2011-09-28

LabVIEW 內(nèi)存 FIFO FPGA
Altera推出基于FPGA的Serial RapidIO Gen2解決方案

21ic訊 Altera公司日前宣布，開(kāi)始提供業(yè)界第一款基于Serial RapidIO® Gen2 FPGA的解決方案，進(jìn)一步提高下一代3G和4G無(wú)線(xiàn)基站的帶寬，鏈路更加靈活。Altera成功的實(shí)現(xiàn)了Stratix® IV GX FPGA中的RapidIO MegaC

電子設(shè)計(jì)自動(dòng)化
2011-09-27

Altera GEN SERIAL FPGA
西格瑪最新單反數(shù)碼相機(jī)采用賽靈思Spartan-6 FPGA

21ic訊賽靈思公司（Xilinx, Inc.）日前宣布，其長(zhǎng)期客戶(hù)西格瑪 (SIGMA) 在面向?qū)I(yè)攝影師和攝影發(fā)燒友的單反數(shù)碼相機(jī) SIGMA SD1 旗艦產(chǎn)品上采用了 Spartan®-6。這款新型的 4600 萬(wàn)像素的數(shù)碼相機(jī)自2011年 6 月開(kāi)

廠(chǎng)商動(dòng)態(tài)
2011-09-26

數(shù)碼相機(jī) 賽靈思 SPARTAN-6 FPGA
基于FPGA的系統(tǒng)易測(cè)試性的研究

引言　　現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)

數(shù)字電源
2011-09-26

內(nèi)核嵌入式邏輯分析儀 FPGA
基于FPGA的系統(tǒng)易測(cè)試性的研究

基于FPGA的系統(tǒng)易測(cè)試性的研究

嵌入式教程
2011-09-26

內(nèi)核嵌入式邏輯分析儀 FPGA
基于FPGA的信號(hào)發(fā)生器設(shè)計(jì)

基于FPGA的信號(hào)發(fā)生器設(shè)計(jì)

嵌入式教程
2011-09-25

信號(hào)發(fā)生器 ROM SIGNAL FPGA
LEON2應(yīng)用于DCPU的FPGA仿真

近年來(lái)，隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展，新型數(shù)字機(jī)頂盒可以有效利用我國(guó)巨大的有線(xiàn)電視網(wǎng)絡(luò)資源，完成視頻點(diǎn)播、數(shù)字電視的接收及接入Internet等綜合業(yè)務(wù)功能。　 1 數(shù)字機(jī)頂盒總體設(shè)計(jì)方案　

數(shù)字電源
2011-09-25

CPU 仿真 LEON2 FPGA
LEON2應(yīng)用于DCPU的FPGA仿真

LEON2應(yīng)用于DCPU的FPGA仿真

嵌入式軟件
2011-09-25

CPU 仿真 LEON2 FPGA
LEON2應(yīng)用于DCPU的FPGA仿真

LEON2應(yīng)用于DCPU的FPGA仿真

嵌入式教程
2011-09-25

CPU 仿真 LEON2 FPGA
基于FPGA的視頻應(yīng)用OSD設(shè)計(jì)

近年來(lái)，數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個(gè)領(lǐng)域取得了廣泛的應(yīng)用。在數(shù)字視頻監(jiān)控系統(tǒng)中，OSD(On Screen Display)技術(shù)是不可或缺的部分。OSD為用戶(hù)提供友好的人機(jī)界面，能夠使用戶(hù)獲得更多的附加信息。系

數(shù)字電源
2011-09-23

OS SD BSP FPGA
基于FPGA的視頻應(yīng)用OSD設(shè)計(jì)

基于FPGA的視頻應(yīng)用OSD設(shè)計(jì)

嵌入式教程
2011-09-23

OS SD BSP FPGA
基于FPGA的時(shí)鐘設(shè)計(jì)

基于FPGA的時(shí)鐘設(shè)計(jì)

嵌入式教程
2011-09-23

時(shí)鐘 BSP PLD FPGA
Micro/sys單板計(jì)算機(jī)采用賽靈思Spartan-6 FPGA

21ic訊賽靈思公司（Xilinx, Inc.）日前宣布，Micro/sys 公司采用集成了MicroBlaze™ 處理器子系統(tǒng)的Spartan®-6 FPGA 和 ARM® Cortex™-A8 處理器推出了一款小型低功耗高穩(wěn)健型計(jì)算機(jī)板。該最新商

廠(chǎng)商動(dòng)態(tài)
2011-09-22

賽靈思單板計(jì)算機(jī) MICRO FPGA
基于FPGA的電梯控制系統(tǒng)設(shè)計(jì)

摘要：介紹了基于FPGA的四層電梯控制系統(tǒng)的設(shè)計(jì)。該系統(tǒng)采用Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作為主控制芯片，采用Verilog-HDL編程描述，實(shí)現(xiàn)對(duì)電梯的智能控制，經(jīng)仿真驗(yàn)證，完成所要求功能。該設(shè)計(jì)采用模

電子設(shè)計(jì)自動(dòng)化
2011-09-21

控制系統(tǒng)設(shè)計(jì) 電梯控制系統(tǒng) BSP FPGA
用LabVIEW FPGA模塊實(shí)現(xiàn)不同時(shí)鐘域的數(shù)據(jù)連續(xù)傳輸

摘要：為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深

電子設(shè)計(jì)自動(dòng)化
2011-09-21

LabVIEW 時(shí)鐘 BSP FPGA
基于FPGA的高速自適應(yīng)格型濾波器的實(shí)現(xiàn)

摘要：針對(duì)高速高靈敏度數(shù)字信號(hào)處理時(shí)對(duì)于自適應(yīng)濾波器的數(shù)值特性和實(shí)時(shí)性的要求，在一種自適應(yīng)格型聯(lián)合濾波器的基礎(chǔ)上提出算法改進(jìn)，采用馳豫超前流水線(xiàn)技術(shù)和時(shí)序重構(gòu)技術(shù)，在損失較小濾波性能的情況下，在FPGA中

電子設(shè)計(jì)自動(dòng)化
2011-09-21

時(shí)序濾波器 BSP FPGA
基于FPGA的高光效LCD投影機(jī)設(shè)計(jì)

基于FPGA的高光效LCD投影機(jī)設(shè)計(jì)

嵌入式教程
2011-09-20

LCD 投影機(jī) LCD屏 FPGA
一種基于FPGA的高速誤碼測(cè)試儀的設(shè)計(jì)

摘要：誤碼測(cè)試儀是檢測(cè)通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測(cè)試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價(jià)格昂貴，而且不方便攜帶。基于FPGA的高速誤碼測(cè)試儀，采用FPGA來(lái)完成控制和測(cè)試模塊的一體化設(shè)計(jì)，提高了

電子設(shè)計(jì)自動(dòng)化
2011-09-20

電平誤碼測(cè)試儀 BSP FPGA

首頁(yè) 上一頁(yè) 228 229 230 231 232 233 234 235 236 237 下一頁(yè) 尾頁(yè)

黔驢技窮
天涯尋刀
zyxjudge
liangxiaofeng
sylar^z
zhang..yb
xuwenyao1
jason.tw
盜號(hào)4SB
織夜
liujz7
Eric_Xia
yeyongjicn
neihongfeng2019
zhaoyang9
AutochipsMCU
lnhaing
ye450153631
MarkTony
a1340756279

FPGA

基于DSP和FPGA的機(jī)載總線(xiàn)接口板研究

基于DSP和FPGA的機(jī)載總線(xiàn)接口板研究

LabVIEW FPGA模塊實(shí)現(xiàn)FIFO深度設(shè)定

Altera推出基于FPGA的Serial RapidIO Gen2解決方案

西格瑪最新單反數(shù)碼相機(jī)采用賽靈思Spartan-6 FPGA

基于FPGA的系統(tǒng)易測(cè)試性的研究

基于FPGA的系統(tǒng)易測(cè)試性的研究

基于FPGA的信號(hào)發(fā)生器設(shè)計(jì)

LEON2應(yīng)用于DCPU的FPGA仿真

LEON2應(yīng)用于DCPU的FPGA仿真

LEON2應(yīng)用于DCPU的FPGA仿真

基于FPGA的視頻應(yīng)用OSD設(shè)計(jì)

基于FPGA的視頻應(yīng)用OSD設(shè)計(jì)

基于FPGA的時(shí)鐘設(shè)計(jì)

Micro/sys單板計(jì)算機(jī)采用賽靈思Spartan-6 FPGA

基于FPGA的電梯控制系統(tǒng)設(shè)計(jì)

用LabVIEW FPGA模塊實(shí)現(xiàn)不同時(shí)鐘域的數(shù)據(jù)連續(xù)傳輸

基于FPGA的高速自適應(yīng)格型濾波器的實(shí)現(xiàn)

基于FPGA的高光效LCD投影機(jī)設(shè)計(jì)

一種基于FPGA的高速誤碼測(cè)試儀的設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(467人)

熱門(mén)活動(dòng)

課程視頻