基于DSP與FPGA的機(jī)器人聲控系統(tǒng)設(shè)計(jì)方案

機(jī)器人聽(tīng)覺(jué)系統(tǒng)主要是對(duì)人的聲音進(jìn)行語(yǔ)音識(shí)別并做出判斷，然后輸出相應(yīng)的動(dòng)作指令控制頭部和手臂的動(dòng)作，傳統(tǒng)的機(jī)器人聽(tīng)覺(jué)系統(tǒng)一般是以PC機(jī)為平臺(tái)對(duì)機(jī)器人進(jìn)行控制，其特點(diǎn)是用一臺(tái)計(jì)算機(jī)作為機(jī)器人。

汽車電子中的DSP和FPGA應(yīng)用概況

20 世紀(jì)末，全球范圍內(nèi)興起的信息革命浪潮，為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機(jī)遇，信息技術(shù)的廣泛應(yīng)用是解決汽車帶來(lái)的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問(wèn)題的最佳。

如何進(jìn)行FPGA的低功耗設(shè)計(jì)？詳細(xì)解析匯總

　　FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)?！　”M管基于90nm工藝的FPGA的功耗已低

基于DSP與FPGA 的HDLC實(shí)現(xiàn)方案

HDLC(高級(jí)數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC器件或軟件編程等。

基于DSP和FPGA的機(jī)器人聲控系統(tǒng)設(shè)計(jì)

1 引言 機(jī)器人聽(tīng)覺(jué)系統(tǒng)主要是對(duì)人的聲音進(jìn)行語(yǔ)音識(shí)別并做出判斷，然后輸出相應(yīng)的動(dòng)作指令控制頭部和手臂的動(dòng)作，傳統(tǒng)的機(jī)器人聽(tīng)覺(jué)系統(tǒng)一般是以PC機(jī)為平臺(tái)對(duì)機(jī)器人進(jìn)行控制，其特點(diǎn)是用一臺(tái)計(jì)算機(jī)作為機(jī)器人的

基于FPGA和DSP組合的無(wú)線基站

FPGA和DSP之間的“智能配分”可使無(wú)線系統(tǒng)設(shè)計(jì)師獲得最佳性能組合和成本——效能。應(yīng)用DSP和FPGA組合可使成本降低。對(duì)于無(wú)線基站，組合有DSP可編程邏輯的系統(tǒng)配分，可促使更大的產(chǎn)品設(shè)計(jì)和市場(chǎng)成功

詳解如何利用FPGA設(shè)計(jì)視頻監(jiān)控系統(tǒng)，VerilogHDL語(yǔ)言編寫程序

摘 要： 提出了基于FPGA的視頻監(jiān)控系統(tǒng)整體實(shí)現(xiàn)方案。首先介紹了在FPGA中設(shè)計(jì)I2C總線配置模塊對(duì)視頻處理芯片進(jìn)行合理的配置，然后簡(jiǎn)單介紹了視頻信號(hào)的處理過(guò)程。經(jīng)過(guò)處理后的視頻信號(hào)通過(guò)乒乓機(jī)制存儲(chǔ)到SDRAM緩存，

基于FPGA與DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)

隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越。

基于FPGA設(shè)計(jì)DSP的實(shí)踐與改進(jìn)設(shè)計(jì)

當(dāng)設(shè)計(jì)的系統(tǒng)需要對(duì)數(shù)字信號(hào)進(jìn)行處理時(shí)，常采用通用 DSP（Digital Signal Process）處理器，這樣的設(shè)計(jì)方案通用性好，且還有各種較為成熟的 DSP算法可以參考.

基于FPGA/MCU結(jié)構(gòu)的線性調(diào)頻高度表

基于Camera Link接口的圖像跟蹤系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

目前使用的圖像跟蹤系統(tǒng)前端輸入信號(hào)一般都是PAL制式的標(biāo)準(zhǔn)全電視信號(hào)，每20 ms一場(chǎng)，每40 ms一幀。模擬信號(hào)經(jīng)過(guò)視頻解碼器轉(zhuǎn)換成720×576大小的數(shù)字信號(hào)后，再對(duì)其中

基于DSP Builder的行車道檢測(cè)的實(shí)現(xiàn)

通過(guò)對(duì)攝像頭讀入的道路白線圖像進(jìn)行灰度變換，再檢測(cè)出白線的邊緣，這是實(shí)現(xiàn)智能車自動(dòng)導(dǎo)航和輔助導(dǎo)航的基礎(chǔ)。行車道檢測(cè)系統(tǒng)可以應(yīng)用于智能車的防撞預(yù)警和控制。該系統(tǒng)設(shè)計(jì)重點(diǎn)是邊緣檢測(cè)電路的設(shè)計(jì)。邊緣檢測(cè)電路包括圖像輸入緩沖電路、垂直方向的邊緣檢測(cè)電路、水平方向的邊緣檢測(cè)電路及對(duì)兩部分檢測(cè)的組合，最終通過(guò)閾值選擇形成二值邊緣圖像。

基于DSP與FPGA實(shí)現(xiàn)的HDLC系統(tǒng)

HDLC(高級(jí)數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC器件或軟件編程等。

基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

隨著通訊系統(tǒng)的數(shù)據(jù)處理量日益增大，過(guò)去總線形式的體系結(jié)構(gòu)逐漸成為約束處理能力進(jìn)一步提升的瓶頸。本文首先簡(jiǎn)單介紹了嵌入式設(shè)計(jì)中總線結(jié)構(gòu)的演化過(guò)程，從而引出新一代點(diǎn)對(duì)點(diǎn)串行交換

基于高速雙DSP的柔性機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)研究

1 引言 　　利用可見(jiàn)光成像與紅外成像傳感器實(shí)現(xiàn)實(shí)時(shí)目標(biāo)成像跟蹤是精確制導(dǎo)武器及機(jī)載成像光電系統(tǒng)研究的核心技術(shù)。伴隨著實(shí)戰(zhàn)環(huán)境日益復(fù)雜以及偽裝、隱身等目標(biāo)特性控制技術(shù)的飛速發(fā)展，機(jī)載實(shí)時(shí)圖像跟蹤

詳解如何利用FPGA和單片機(jī)設(shè)計(jì)掃描儀

　　一個(gè)網(wǎng)絡(luò)的頻率特性包括幅頻特性和相頻特性，在系統(tǒng)設(shè)計(jì)時(shí)，各個(gè)網(wǎng)絡(luò)的頻率特性對(duì)該系統(tǒng)的穩(wěn)定性、工作頻帶、傳輸特性等都具有重要影響。實(shí)際操作中，掃頻儀大大簡(jiǎn)化了測(cè)量操作，提高了工作效率，達(dá)到了測(cè)量過(guò)程

詳解防止FPGA設(shè)計(jì)被克隆的方法

據(jù)估計(jì)，目前盛行的假冒電子產(chǎn)品已經(jīng)占到整個(gè)市場(chǎng)份額的10%，這一數(shù)據(jù)得到了美國(guó)反灰色市場(chǎng)和反假冒聯(lián)盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級(jí)電子OEM公司組成的一個(gè)行業(yè)組織。據(jù)該組織估計(jì)，制造商因盜版造

在導(dǎo)彈信息處理機(jī)中，F(xiàn)PGA有什么作用？

引言　　信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測(cè)信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測(cè)、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)

基于DSP的信號(hào)采集處理系統(tǒng)

　典型的DSP(數(shù)字信號(hào)處理器)內(nèi)部采用改進(jìn)的哈佛結(jié)構(gòu)和流水線技術(shù)，可以在單指令周期內(nèi)完成乘加運(yùn)算，具有較高的處理能力。一個(gè)典型的基于DSP的信號(hào)采集處理系統(tǒng)，通常由DSP、A／D轉(zhuǎn)換器、存儲(chǔ)器和相應(yīng)的接口電路組成，大都做成PCI(外設(shè)部件互連)接口插卡形式和主控計(jì)算機(jī)一起工作。各種控制信息通過(guò)PCI發(fā)送給DSP，采集處理后的結(jié)果再通過(guò)PCI接口發(fā)送回主控計(jì)算機(jī)。

詳解如何利用FPGA與SRAM設(shè)計(jì)大容量數(shù)據(jù)存儲(chǔ)

　1 前言　針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來(lái)改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序?！　? 硬件設(shè)計(jì)　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS6