輕松實現(xiàn)復(fù)雜電源時序控制

簡介 電源時序控制是微控制器、FPGA、DSP、ADC和其他需要多個電壓軌供電的器件所必需的一項功能。這些應(yīng)用通常需要在數(shù)字I/O軌上電前對內(nèi)核和模擬模塊上電，但有些設(shè)計可

基于FPGAs的DSP性能分析

FPGA在高性能數(shù)字信號處理領(lǐng)域越來越受關(guān)注，如無線基站。在這些應(yīng)用中， FPGAs通常被用來和DSP處理器并行工作。有更多的選擇當(dāng)然是好的，但這也意味著系統(tǒng)設(shè)計師需要一個確切的FPGAs.

如何利用FPGA實現(xiàn)立體攝像深度感知？

針對立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過提供給機器人其環(huán)境中的差異測繪，F(xiàn)PGA使機器人中的CPU專注于重要的高層任務(wù)，例如建圖和定位。

多核DSP兼具ASIC和FPGA特性概述

由于ASIC解決方案NRE成本高，產(chǎn)品開發(fā)周期較長，在支持各種不同無線標(biāo)準(zhǔn)升級上靈活性不足。而FPGA的功耗對于高速、復(fù)雜運算而言要比ASIC和DSP加速器更高，同時在快速開發(fā)和調(diào)試上也難.

基于DSP與FPGA實現(xiàn)的HDLC

HDLC(高級數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實施HDLC的一般方法通常是采用ASIC器件或軟件編程等。

DSP和FPGA在衛(wèi)星測控多波束系統(tǒng)設(shè)計的應(yīng)用

衛(wèi)星測控多波束系統(tǒng)主要針對衛(wèi)星信號實施測控，它包括兩個方面：信號波達方向(DOA)的估計和數(shù)字波束合成。

基于Δ-Σ技術(shù)和FPGA的數(shù)據(jù)采集系統(tǒng)

基于FPGA和DSP組合在無線基站中的應(yīng)用

在自動控制產(chǎn)品中，CPD+DSP+MCU的構(gòu)架是目前最為流行的成熟方案，而在通訊產(chǎn)品中，大量使用FPGA設(shè)計，合理使用FPGA和DSP的組合，F(xiàn)PGA和DSP之間的“智能配分”可使無線系.

利用DSP與FPGA的光柵地震檢波器的信號處理

在石油地震勘探中，地震儀通過地震檢波器采集信號。地震檢波器是為了接收和記錄地震波而設(shè)計的一種精密的機械、電子組合裝置，是地震勘探數(shù)據(jù)采集中的重要環(huán)節(jié)，其性能好壞直接影響地震記錄質(zhì)量.

FPGA學(xué)習(xí)系列：內(nèi)存128M的flash芯片設(shè)計

FLASH閃存 閃存的英文名稱是"Flash Memory"，一般簡稱為"Flash"，它屬于內(nèi)存器件的一種，是一種不揮發(fā)性( Non-Volatile )內(nèi)存。閃存的物理特性與常見的內(nèi)存有根本性的差異:

一種遞歸神經(jīng)網(wǎng)絡(luò)在FPGA平臺上的實現(xiàn)方案詳解

近十年來，人工智能又到了一個快速發(fā)展的階段。深度學(xué)習(xí)在其發(fā)展中起到了中流砥柱的作用，盡管擁有強大的模擬預(yù)測能力，深度學(xué)習(xí)還面臨著超大計算量的問題。在硬件層面上，

監(jiān)視市場FPGA解決方案

ARM7與FPGA相結(jié)合的應(yīng)用

基于點判決域的多模盲均衡算法及其FPGA實現(xiàn)

SEP3203處理器的FPGA數(shù)據(jù)通信接口設(shè)計

基于FPGA的小數(shù)分頻實現(xiàn)方法

DDS調(diào)頻信號發(fā)生器的FPGA電路設(shè)計

基于Java的FPGA可編程嵌入式系統(tǒng)

FPGA/CPLD設(shè)計思想與技巧

　　本文討論的四種常用FPGA/CPLD設(shè)計思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計思想能在FPGA/CPLD設(shè)計工作中取得事半功倍的效果。　

基于FPGA和VHDL的USB2.0控制器設(shè)計