基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn)

基于FPGA IP核的線性調(diào)頻信號脈沖壓縮

基于PC和FPGA的運動控制系統(tǒng)

一種基于FPGA的可配置SPI Master接口設(shè)計實現(xiàn)

基于FPGA的數(shù)據(jù)采集控制模塊的研究與設(shè)計

實用性指紋識別模塊設(shè)計方案，提供軟硬件參考設(shè)計

本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片，通過富士通公司的MFS300滑動式電容指紋傳感器對指紋圖象進行提取，然后對提取的指紋圖像進行灰度濾波、圖像增強、二值化、二值去噪、細(xì)化等預(yù)處理，得到清晰的指紋圖象，再從清晰的指紋圖象中提取指紋特征點，存入外部FLASH作為建檔模板。

FPGA的異步時鐘設(shè)計中的同步策略

基于DSPBuilder的FIR濾波器的系統(tǒng)設(shè)計

在信息信號處理過程中，如對信號的過濾、檢測、預(yù)測等，都要使用濾波器，數(shù)字濾波器是數(shù)字信號處理（DSP，DigitalSignalProcessing）中使用最廣泛的一種器件。常用的濾波器.

如何設(shè)計一個穩(wěn)定可靠的狀態(tài)機？

　　隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計,已經(jīng)無處不在.在FPGA/CPLD設(shè)計中,狀

基于FPGA的DSP嵌入系統(tǒng)及其在平板顯示器中的應(yīng)用

用FPGA實現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù)

如何利用FPGA技術(shù)實現(xiàn)智能導(dǎo)盲犬？

　 隨著信息化和數(shù)字化的發(fā)展，現(xiàn)在社會中人們的生活變得更加豐富多彩，生活更加便利。但是有一種人群卻不容忽視，社會上形形色色、豐富多彩的物是與他們無緣的，他們就是盲人。眾所周知眼晴是“心靈之窗&rdquo

快速創(chuàng)建存儲器接口的設(shè)計

Xilinx FPGA 提供可簡化接口設(shè)計的 I/O 模塊和邏輯資源。盡管如此，這些 I/O 模塊以及額外的邏輯仍需設(shè)計人員在源 RTL 代碼中配置、驗證、執(zhí)行，并正確連接到系統(tǒng)的其余部分

基于FPGA的仿真系統(tǒng)數(shù)據(jù)采集控制器IP核設(shè)計

磁浮列車模型定位系統(tǒng)的設(shè)計

摘要：基于磁浮列車的特點，介紹了一種新型磁浮列車定位系統(tǒng)的實現(xiàn)，在磁控開關(guān)組編碼技術(shù)的基礎(chǔ)上，采用FPGA和DSP相結(jié)合的結(jié)構(gòu)，完成對該定位系統(tǒng)的設(shè)計。實驗結(jié)果表明該設(shè)計能夠?qū)崿F(xiàn)磁浮列車的定位功能，具

SDRAM通用控制器的FPGA模塊化設(shè)計

引言 同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠(yuǎn)遠(yuǎn)大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中

基于FPGA的RapidIO節(jié)點設(shè)計

DSP和FPGA在汽車電子中的廣泛應(yīng)用

1 　引言 　　20世紀(jì)末，全球范圍內(nèi)興起的信息革命浪潮，為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機遇，信息技術(shù)的廣泛應(yīng)用是解決汽車帶來的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等

ModelSim+Synplify+Quartus的Altera FPGA的仿真實現(xiàn)

基于FPGA的E1/VC-4數(shù)字復(fù)接器的設(shè)計與實現(xiàn)