
中國(guó)北京 2009年3月18日––芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼(Magma®)設(shè)計(jì)自動(dòng)化有限公司(納斯達(dá)克代碼:LAVA)日前公布了首屆MUSIC中國(guó)用戶大會(huì)議程。此次會(huì)議將于4月9日在上海舉行,微捷碼用戶、設(shè)計(jì)
據(jù)日經(jīng)BP社報(bào)道,荷蘭恩智浦半導(dǎo)體(NXP Semiconductors NV)2008年第四季度(10月~12月)的結(jié)算繼上季度之后再次出現(xiàn)虧損。銷(xiāo)售額比上年同期減少39%,為10億2600萬(wàn)美元,營(yíng)業(yè)損失為2億5800萬(wàn)美元,純損失為6億450
3月3日消息 近日,工業(yè)和信息化部黨組成員、人事教育司司長(zhǎng)陳小筑,副司長(zhǎng)尹衛(wèi)軍一行赴部軟件與集成電路促進(jìn)中心(CSIP)進(jìn)行調(diào)研。在CSIP主任陳偉、副主任邱善勤以及相關(guān)部門(mén)負(fù)責(zé)人的陪同下,陳小筑一行參觀了中國(guó)開(kāi)
MIPS 40nm接口IP推動(dòng)HDMI邁入便攜式應(yīng)用領(lǐng)域
問(wèn) : 在集成數(shù)據(jù)轉(zhuǎn)換解決方案時(shí),SoC 開(kāi)發(fā)者面臨的最大挑戰(zhàn)是什么? 答(Joao Vital,MIPS 科技公司模擬業(yè)務(wù)部數(shù)據(jù)轉(zhuǎn)換副總裁) : 眾所周知,當(dāng)今最前沿的 SoC 是由無(wú)數(shù)個(gè)晶體管組成的。其中,大多數(shù)晶體管來(lái)自數(shù)字門(mén)
MiniGUI在HDTV SoC平臺(tái)上的移植
MiniGUI在HDTV SoC平臺(tái)上的移植
問(wèn) : 在集成數(shù)據(jù)轉(zhuǎn)換解決方案時(shí),SoC 開(kāi)發(fā)者面臨的最大挑戰(zhàn)是什么? 答 : 眾所周知,當(dāng)今最前沿的 SoC 是由無(wú)數(shù)個(gè)晶體管組成的。其中,大多數(shù)晶體管來(lái)自數(shù)字門(mén),被組合到一起,創(chuàng)造出復(fù)雜的功能。EDA 工具的全套
日本半導(dǎo)體業(yè)也呈現(xiàn)赤字,所以計(jì)劃整合老的生產(chǎn)線。Fujitsu,NEC及瑞薩等都列出關(guān)閉老的生產(chǎn)線計(jì)劃。正在討論SoC制造技術(shù)合并的NEC和東芝首席執(zhí)行管表明了繼續(xù)整合的決心,并聲言要達(dá)成目標(biāo)。
隨著硅工藝在幾何尺寸上的不斷縮小,芯片的設(shè)計(jì)者事實(shí)上能將所有系統(tǒng)功能整合在單一芯片上。許多芯片制造商和設(shè)計(jì)者在面對(duì)客戶對(duì)于多功能、低功耗、低成本及小型化的需求時(shí),認(rèn)為SoC的高集成度是解決問(wèn)題的萬(wàn)能藥方。不幸的是,設(shè)計(jì)的生產(chǎn)力跟不上摩爾定律的速度。
基于IA 架構(gòu)的嵌入式 SoC(英特爾)
隨著硅工藝在幾何尺寸上的不斷縮小,芯片的設(shè)計(jì)者事實(shí)上能將所有系統(tǒng)功能整合在單一芯片上。許多芯片制造商和設(shè)計(jì)者在面對(duì)客戶對(duì)于多功能、低功耗、低成本及小型化的需求時(shí),認(rèn)為SoC的高集成度是解決問(wèn)題的萬(wàn)能藥方。不幸的是,設(shè)計(jì)的生產(chǎn)力跟不上摩爾定律的速度。
瑞薩科技公司今天宣布推出SH7776(SH-Navi3) - 面向從汽車(chē)導(dǎo)航系統(tǒng)演變而來(lái)的新一代高性能汽車(chē)信息終端、具有片上增強(qiáng)型圖形功能和高性能圖像識(shí)別處理功能的雙核片上系統(tǒng)(SoC)器件。SH7776(SH-Navi3)在單個(gè)芯片
PROTOtyping Japan公司宣布: 考慮到在市場(chǎng)上,對(duì)基于可靠、易于使用、成本低廉的基于FPGA的原型解決方案有一個(gè)不斷增長(zhǎng)的需求,與S2C -- 一家為簡(jiǎn)化系統(tǒng)到芯片創(chuàng)新的領(lǐng)先解決方案供應(yīng)商進(jìn)行合作,在日本分銷(xiāo)S2C的SoC原
Carbon Design Systems公司和Tensilica公司日前宣布,已將Tensilica處理器模型集成到Carbon公司SoC Designer平臺(tái)上。Tensilica處理器已經(jīng)被完全集成到了SoC Designer平臺(tái)上,能夠幫助用戶執(zhí)行精確的架構(gòu)分析和芯片前
從IP核設(shè)計(jì)的角度出發(fā),筆者設(shè)計(jì)了一種結(jié)構(gòu)簡(jiǎn)單、低功耗、高增益的Rail-to-Rail CMOS運(yùn)算放大器.輸入級(jí)采用互補(bǔ)差分對(duì)結(jié)構(gòu),輸出采用分壓電路進(jìn)行求和,再接以PMOS為負(fù)載的共源級(jí)進(jìn)行放大. 較以往的Rail-to-Rail運(yùn)算放大器大大簡(jiǎn)化了結(jié)構(gòu),對(duì)稱(chēng)性好,版圖面積小,易于實(shí)現(xiàn). 模擬結(jié)果表明運(yùn)放的輸入輸出都達(dá)到全擺幅,且增益和相位裕度分別為107.8 dB和62.4°,功耗只為0.38mW,非常適于做成SoC的IP核.