Synopsys宣布,其Hercules™ 物理驗(yàn)證套件 (PVS) 已經(jīng)實(shí)現(xiàn)了先進(jìn)器件參數(shù)測量功能。
電子設(shè)計(jì)自動(dòng)化(EDA)軟件工具領(lǐng)導(dǎo)廠商Synopsys日前宣布,意法半導(dǎo)體在其90nm和65nm的ASIC設(shè)計(jì)流程中,應(yīng)用Design Compiler拓樸繪圖技術(shù),縮短了整個(gè)設(shè)計(jì)時(shí)間。意法半導(dǎo)體在其ASIC方法集中應(yīng)用Design Compiler拓樸
全球領(lǐng)先的電子設(shè)計(jì)自動(dòng)化(EDA)軟件工具領(lǐng)導(dǎo)廠商Synopsys宣布,由中國員工發(fā)起,全球員工參與的自發(fā)捐資重建的湘西永明小學(xué)新教學(xué)樓,已于2006年底順利竣工,并用上新的名字:新思永明小學(xué)。Synopsys上海ELC(Emplo
Synopsys宣布,珠海炬力集成電路設(shè)計(jì)有限公司(簡稱珠海炬力)已采用Synopsys DFT MAX掃描壓縮自動(dòng)化解決方案實(shí)現(xiàn)其0.13微米系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì),使測試設(shè)備相關(guān)成本降低了90%。DFT MAX通過片上掃描數(shù)據(jù)壓縮,可顯
Synopsys日前宣布,應(yīng)用其擴(kuò)展的VMM方法,幫助產(chǎn)品開發(fā)團(tuán)隊(duì)更有效地定義、測量并實(shí)現(xiàn)他們的驗(yàn)證目標(biāo)。
據(jù)新思(Synopsys)解決方案部高級(jí)副總裁兼總經(jīng)理JohnChilton日前表示,完成一個(gè)芯片所投入的時(shí)間和資源成本,也就是生產(chǎn)率,是當(dāng)今IC設(shè)計(jì)的主導(dǎo)問題。 隨著市場要求與IC工業(yè)供應(yīng)能力之間的設(shè)計(jì)差距增大,Chilton在設(shè)
易于移植、強(qiáng)有力的技術(shù)發(fā)展路線圖等優(yōu)勢使其在競爭中脫穎而出 全球電子設(shè)計(jì)自動(dòng)化軟件工具(EDA)領(lǐng)導(dǎo)廠商Synopsys(Nasdaq:SNPS)近日宣布,美國威捷半導(dǎo)體公司(SiliconOptix)采用SynopsysICCompiler下一代布局布
Synopsys與臺(tái)灣聯(lián)華電子共同宣布,雙方合作以Synopsys的Galaxy™ 設(shè)計(jì)解決方案平臺(tái)為基礎(chǔ),針對(duì)聯(lián)華電子的90納米工藝,在參考設(shè)計(jì)流程中增添了新的功能。
電子設(shè)計(jì)自動(dòng)化(EDA)軟件工具廠商Synopsys推出了具備工藝識(shí)別功能的可制造性設(shè)計(jì)(DFM)新系列產(chǎn)品PA-DFM,用于分析45納米及以下工藝定制/模擬設(shè)計(jì)階段的工藝變異的影響。
為進(jìn)一步提升我國的集成電路師資水平,加快發(fā)展我國的集成電路產(chǎn)業(yè),以現(xiàn)任IEEE主席兼首席執(zhí)行官M(fèi)ichael Lightner教授領(lǐng)隊(duì)、由五位世界知名專家組成的國際集成電路專家代表團(tuán),近日在國家集成電路中心國際師資培訓(xùn)中
為進(jìn)一步提升我國的集成電路師資水平,加快發(fā)展我國的集成電路產(chǎn)業(yè),以現(xiàn)任IEEE主席兼首席執(zhí)行官M(fèi)ichaelLightner教授領(lǐng)隊(duì)、由五位世界知名專家組成的國際集成電路專家代表團(tuán),近日在國家集成電路中心國際師資培訓(xùn)中心