寄生電容是電路中非人為設(shè)計(jì)的電容效應(yīng)，由導(dǎo)線、元件或?qū)w間的互容形成，又稱雜散電容。其本質(zhì)是電感、電阻或芯片引腳在高頻環(huán)境下表現(xiàn)出的等效電容特性，通常由等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)組成。在低頻電路中影響較小，但在高頻環(huán)境下可能導(dǎo)致信號(hào)干擾或系統(tǒng)不穩(wěn)定，常見(jiàn)于PCB布線、半導(dǎo)體器件內(nèi)部結(jié)構(gòu)及磁性元件中。隨著高頻電路發(fā)展，寄生電容的影響在工程實(shí)踐中得到更深入研究。動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)利用其充放電特性存儲(chǔ)信息;不同電容器(如陶瓷、鋁電解)因寄生參數(shù)差異適配不同頻段需求 [1]。半導(dǎo)體器件如MOS管中的寄生電容(如Ciss、Coss、Crss)由結(jié)構(gòu)參數(shù)決定，其非線性特性對(duì)開(kāi)關(guān)性能有顯著影響。電路設(shè)計(jì)中通過(guò)優(yōu)化布線、屏蔽技術(shù)及層疊結(jié)構(gòu)降低其效應(yīng)。寄生電容一般是指電感，電阻，芯片引腳等在高頻情況下表現(xiàn)出來(lái)的電容特性。實(shí)際上，一個(gè)電阻等效于一個(gè)電容，一個(gè)電感和一個(gè)電阻的串聯(lián)，在低頻情況下表現(xiàn)不是很明顯，而在高頻情況下，等效值會(huì)增大，不能忽略。在計(jì)算中我們要考慮進(jìn)去。ESL就是等效電感，ESR就是等效電阻。不管是電阻，電容，電感，還是二極管，三極管，MOS管，還有IC，在高頻的情況下我們都要考慮到它們的等效電容值，電感值。

寄生電容是指本來(lái)沒(méi)有在電路特定位置設(shè)計(jì)電容，但由于布線之間存在互容，或者兩個(gè)相互靠近卻絕緣的金屬存在互容，就像寄生在布線之間、金屬導(dǎo)體之間、金屬平面之間而產(chǎn)生的電容，又稱雜散電容。以下從其產(chǎn)生原因、存在形式、影響、常見(jiàn)類型及解決措施等方面進(jìn)行詳細(xì)介紹：

元件之間的絕緣層：在電路中，元件之間通常需要絕緣層來(lái)防止短路或漏電，但絕緣層的存在會(huì)引入額外的電容，影響電路的性能。導(dǎo)線和接頭：導(dǎo)線和接頭是電路中的重要組成部分，但在高頻情況下，導(dǎo)線和接頭的電感效應(yīng)會(huì)更加明顯，從而加劇寄生電容問(wèn)題。接地和電源：接地和電源引腳與地或電源之間的絕緣層會(huì)形成電容，影響電路的性能。電感繞線間：電感線圈在交流電的作用下，相鄰兩匝導(dǎo)線間存在著一定的寄生電容，多層線圈的層間電容更大。功率半導(dǎo)體引腳間：功率半導(dǎo)體器件的引腳之間存在寄生電容，如MOSFET的柵極、漏極及源極通過(guò)柵極氧化膜被絕緣，會(huì)產(chǎn)生柵極-源極間電容、柵極-漏極間電容和漏極-源極間電容。

互相絕緣的金屬導(dǎo)體之間：兩個(gè)相互靠近卻絕緣的金屬導(dǎo)體之間會(huì)形成寄生電容。功率半導(dǎo)體與金屬參考平面之間：功率半導(dǎo)體器件與金屬參考平面之間也會(huì)存在寄生電容。磁性器件：開(kāi)關(guān)變壓器繞組與繞組之間、同繞組之間存在分布電容，為高頻噪聲電流的耦合提供了耦合路徑;電感器件、共模電感器件繞線之間的分布電容，高頻噪聲通過(guò)分布電容直接耦合到后端，將電感短路掉，失去高頻濾波效果;應(yīng)用與高壓場(chǎng)合的磁性器件，磁芯本身就是良導(dǎo)體，磁芯與參考地之間的分布電容為高頻噪聲耦合提供了路徑，使部分高頻噪聲未經(jīng)過(guò)磁性器件濾波。金屬結(jié)構(gòu)導(dǎo)體：金屬結(jié)構(gòu)體之間存在分布電容。PCB布線之間：PCB板上兩個(gè)彼此靠近的布線之間存在寄生電容，是引發(fā)串?dāng)_問(wèn)題的主要原因之一;PCB布線與臨近參考平面之間的分布電容是高頻噪聲耦合回源的主要路徑，會(huì)縮小信號(hào)的高頻回流路徑，降低高頻噪聲的發(fā)射能力。其他類型：半導(dǎo)體芯片管腳之間、線纜內(nèi)部線與線之間、線纜內(nèi)部線與金屬屏蔽層之間、金屬導(dǎo)體與磁性器件磁芯之間、半導(dǎo)體芯片與散熱片之間、PCB疊層之間等都存在寄生電容。

信號(hào)延遲增加：寄生電容會(huì)儲(chǔ)存電荷，導(dǎo)致信號(hào)在電路中的傳輸延遲增加，影響電路的整體性能和穩(wěn)定性。輸出波形失真：在高頻應(yīng)用中，寄生電容可能導(dǎo)致輸出波形失真，降低電路的性能和可靠性。功耗增加：寄生電容會(huì)儲(chǔ)存電荷并在切換過(guò)程中釋放，導(dǎo)致器件的功耗增加，特別是在高頻應(yīng)用中，這種功耗增加可能更加明顯。引起干擾：寄生電容是引起干擾的重要原因，如分布在導(dǎo)線之間、線圈與機(jī)殼之間以及某些元件之間的分布電容等，它們的數(shù)值雖小，但會(huì)對(duì)電路造成干擾。產(chǎn)生寄生振蕩：二極管、MOS管、半導(dǎo)體芯片等功率器件引腳間的寄生電容與線路中電感器件、變壓器、磁珠及PCB Layout布線的寄生電感之間往往會(huì)產(chǎn)生寄生振蕩，是EMI測(cè)試不達(dá)標(biāo)的重要原因之一。形成電偶極天線：金屬導(dǎo)體之間良好搭接是保證實(shí)現(xiàn)高質(zhì)量屏蔽效果的前提，而實(shí)際結(jié)構(gòu)設(shè)計(jì)時(shí)，在金屬表面噴涂絕緣漆避免金屬氧化，噴完絕緣漆的兩個(gè)金屬搭接在一起時(shí)，不能良好導(dǎo)通形成等電位體，當(dāng)高頻噪聲電流流過(guò)其中一個(gè)導(dǎo)體，就會(huì)在另一個(gè)導(dǎo)體上產(chǎn)生感應(yīng)電動(dòng)勢(shì)形成電偶極天線，將噪聲輻射出去。

MOSFET寄生電容：MOSFET裸片結(jié)構(gòu)中，由于結(jié)構(gòu)中的各種器件和材料的非完美性，導(dǎo)致源、漏和柵與基板之間形成的電容。這種寄生電容對(duì)MOSFET的性能、速度和功耗等方面具有顯著的影響，如漏電流增加、響應(yīng)時(shí)間縮短、功耗增加等。傳感器寄生電容：傳感器除有極板間電容外，極板與周圍體(各種元件甚至人體)也產(chǎn)生電容聯(lián)系，這種電容稱為寄生電容。它不但改變了電容傳感器的電容量，而且由于傳感器本身電容量很小，寄生電容極不穩(wěn)定，導(dǎo)致傳感器特性不穩(wěn)定，對(duì)傳感器產(chǎn)生嚴(yán)重干擾。合適的線路布局：采用合理的線路布局設(shè)計(jì)，減少信號(hào)線或電源線之間的平行走向，增加線間間隔，可以有效減小線間寄生電容的影響。優(yōu)化PCB板層疊：在多層PCB板設(shè)計(jì)中，合理規(guī)劃不同層間的信號(hào)線和功率線，減少層間寄生電容的產(chǎn)生。調(diào)整元器件引腳布局：增大元器件引腳之間的距離，以及引腳與周圍金屬區(qū)域之間的距離，以降低寄生電容。改進(jìn)地線布局：優(yōu)化接地設(shè)計(jì)，減少地線與其他信號(hào)線之間的寄生電容，提高電路的穩(wěn)定性和性能。

選擇合適的封裝方式：某些元器件的封裝方式會(huì)影響寄生電容的大小，選擇合適的封裝可以降低寄生電容的影響。減小器件尺寸：器件規(guī)模越小，其寄生電容通常會(huì)越小，采用更小的器件可以降低寄生電容的影響。優(yōu)化材料和制造工藝：通過(guò)優(yōu)化元器件的材料和制造工藝，可以降低寄生電容的大小和數(shù)量。采用驅(qū)動(dòng)電纜技術(shù)：在電路中采用雙層屏蔽電纜和驅(qū)動(dòng)放大器等技術(shù)，可以減小寄生電容的影響。首先，我們需要明確寄生電容的概念。寄生電容，又稱雜散電容或未預(yù)期電容，是指電路中原本并未設(shè)計(jì)存在的電容，但由于電路元件之間的布局、導(dǎo)線、絕緣層等因素，使得在電路中形成了額外的電容效應(yīng)。這種電容效應(yīng)雖然并非設(shè)計(jì)初衷，但卻無(wú)法完全避免，因此被稱為寄生電容。

元件之間的絕緣層是寄生電容產(chǎn)生的一個(gè)重要原因。在電路中，為了防止元件之間發(fā)生短路或漏電，通常需要在元件之間添加絕緣層。然而，絕緣層的存在也會(huì)引入額外的電容。這是因?yàn)榻^緣層本身具有一定的介電常數(shù)，當(dāng)兩個(gè)金屬導(dǎo)體(如電路元件的引腳)之間被絕緣層隔開(kāi)時(shí)，就形成了一個(gè)電容器的基本結(jié)構(gòu)——兩個(gè)極板和絕緣介質(zhì)。盡管這種電容效應(yīng)通常較小，但在高頻電路中，其影響卻不容忽視。因?yàn)楦哳l信號(hào)具有較短的波長(zhǎng)和較高的頻率，使得電容的充放電過(guò)程更加迅速，從而加劇了寄生電容對(duì)電路性能的影響。導(dǎo)線和接頭也是寄生電容產(chǎn)生的重要因素。在電路中，導(dǎo)線和接頭用于連接各個(gè)元件，形成完整的電路通路。然而，導(dǎo)線和接頭之間也會(huì)形成電容效應(yīng)。特別是在高頻情況下，導(dǎo)線和接頭的電感效應(yīng)會(huì)更加明顯，從而加劇了寄生電容問(wèn)題。此外，導(dǎo)線和接頭的布局也會(huì)對(duì)寄生電容的大小產(chǎn)生影響。如果導(dǎo)線和接頭布局不合理，如導(dǎo)線過(guò)長(zhǎng)、接頭過(guò)多等，都會(huì)增加寄生電容的值，進(jìn)而對(duì)電路性能產(chǎn)生不良影響。接地和電源同樣會(huì)引入寄生電容。在電路中，接地和電源是提供電能和保證電路穩(wěn)定工作的重要部分。然而，接地和電源引腳與地或電源之間的絕緣層也會(huì)形成往外的電容。這種電容效應(yīng)會(huì)影響電路的性能，特別是在高頻電路中，其影響更為顯著。因?yàn)楦哳l信號(hào)容易通過(guò)寄生電容耦合到地或電源上，從而造成信號(hào)的損失和干擾。

除了上述因素外，電路布局及元件排列也會(huì)對(duì)寄生電容的大小產(chǎn)生直接影響。在電路設(shè)計(jì)中，合理的布局和排列可以有效地降低寄生電容的值。例如，將高頻元件盡量靠近以減少導(dǎo)線長(zhǎng)度、避免元件之間的過(guò)度密集排列、使用低介電常數(shù)的絕緣材料等，都可以有效地降低寄生電容的影響。此外，溫度變化也會(huì)改變介電常數(shù)，進(jìn)而影響寄生電容的大小。在電路中，元件和絕緣材料的介電常數(shù)通常會(huì)隨著溫度的變化而發(fā)生變化。當(dāng)溫度升高時(shí)，介電常數(shù)通常會(huì)增大，從而增加寄生電容的值。因此，在電路設(shè)計(jì)中需要考慮溫度對(duì)寄生電容的影響，并采取相應(yīng)的措施進(jìn)行補(bǔ)償或調(diào)整。