選擇合適的千兆位收發(fā)器（GT）是通信和實時處理領域尤其需要重點考慮的設計事項，但特定的市場領域可能會存在太多的標準、協(xié)議或使用模型。有時針對某一種應用就會涉及到好幾種標準，為了選擇最適合的千兆位收發(fā)器，必須對各種協(xié)議的最新發(fā)展情況了如指掌。

從無線通信到消費電子產(chǎn)品的眾多不同市場領域都具有業(yè)界標準連接協(xié)議。了解高級協(xié)議及其與低層協(xié)議規(guī)范的關系并充分留意不同行業(yè)對 PHY 定義的情況，將有助于選擇最好的LogiCORE IP高速串行收發(fā)器架構向導協(xié)議模板，進而實現(xiàn)我們的設計目標。首先來回顧一下這些相關協(xié)議。

OSI：連接協(xié)議模板
開放系統(tǒng)互連(OSI)是一種面向全球通信的ISO標準。該標準定義了一個分七層實施協(xié)議的框架?？刂菩畔哪骋徽军c的應用層開始向下逐層傳遞，直至最底層的物理層，隨后通過通道傳輸?shù)较乱徽军c。而信息返回時經(jīng)過各層的順序則與之相反。

三個PHY子層
當前普遍使用的許多串行連接協(xié)議都在模仿OSI的分層模型。PHY層包括2〜3個子層，分別為物理編碼子層(PCS)、物理介質連接(PMA)子層和可選的物理介質相關子層(PMD)。圖1以方框圖的形式顯示了各層之間的關系。

圖1 Virtex-5 RX物理子層PCS、PMA和PMD示例方框圖

數(shù)據(jù)包或數(shù)據(jù)在發(fā)送時以正向順序傳輸，即從介質訪問控制(MAC)層到PCS、PMA及PMD，而接收時的順序則與之相反。

PHY使用方面的混亂狀態(tài)
人們很容易將PHY誤認為是硅芯片，而混淆其用途。PHY是一個包括子層的規(guī)范層。我們可用單一或多個器件實施設計人員通常稱之為電子規(guī)范的PHY。對子層的使用主要取決于具體的細分市場和所用協(xié)議。

通信協(xié)議中的PHY層通常使用的是PCS、PMA和PMD子層。圖2顯示的是在局域網(wǎng)應用中使用賽靈思TEMAC (10M/100M/1G) LogiCORE的示例，其中千兆位以太網(wǎng)MAC接連與1000BASE-X PCS/PMA和激光收發(fā)器1000BASE-X PMD進行通信。此時，PHY同時實施在了FPGA和可選的光學收發(fā)器器件之中。

圖2 以太網(wǎng)通信應用中的PHY PCS、PMA和PMD層示例

硬化或嵌入式IP考慮事項
賽靈思通常會在FPGA中直接集成PCI Express和千兆位以太網(wǎng)等常用的協(xié)議。這硬化版本可實施協(xié)議的部分或全部功能。在上述這兩種情況中，LogiCORE封裝作為LogiCORE產(chǎn)品的一部分實施MAC和物理層（PCS和PMA）。封裝包含硬化模塊并與高速串行收發(fā)器相連接。就TEMAC而言，硬化IP實施MAC和部分PCS以及PCI Express LogiCORE的事務處理和數(shù)據(jù)鏈路層?？捎觅愳`思的高速串行收發(fā)器向導來查看并修改GTP/GTX設置。

10Gb以太網(wǎng)——XAUI
10Gb以太網(wǎng)標準是一種IEEE規(guī)范，其定義的標稱速率是千兆位以太網(wǎng)的10倍。物理層包含的一個接口可將MAC連接于PHY、PCS、PMA和PMD。至于賽靈思LogiCORE，10Gb媒體獨立接口 (XGMII)可連接至光學模塊或10Gb以太網(wǎng)XAUI。PMA和PMD既可視為外部器件（如在光學收發(fā)器中），也可以視為XAUI的一部分（如在芯片間或背板應用中）。

通用分組無線接口v4.0
通用分組無線接口(CPRI)可用于無線電設備控制器或基站以及一個或多個無線電設備單元之間的連接。CPRI規(guī)范涵蓋了OSI堆棧的第一層和第二層，物理層（第一層）定義了傳統(tǒng)基站使用的電氣接口以及支持遠程無線電設備的基站光學接口。賽靈思CPRI LogiCORE在GT中實施PHY，在FPGA邏輯中實施數(shù)據(jù)鏈接（第二層）。

3G和6G OBSAI RP3-01
OBSAI RP3-01蜂窩式基站協(xié)議分為較低的物理層和較高的應用、傳輸和數(shù)據(jù)鏈路層。應用層可連接于基帶或RF卡，而數(shù)據(jù)鏈路層可連接于物理層。賽靈思用FPGA中的收發(fā)器實施PHY，處理電氣部分，并連接到外部光學收發(fā)器模塊。

第一代和第二代PCI Express
PCI Express協(xié)議應用于物理層、數(shù)據(jù)鏈路層和事務處理層。由于這種標準非常通用，因此新興串行協(xié)議往往尋求在電氣規(guī)范方面與其兼容或類似，據(jù)此，ASSP和其他PHY器件廠商就能重用精心測試的IP產(chǎn)品了。賽靈思通過自身及其AllianceCORE合作伙伴在集成式硬IP模塊和軟IP中實施了第一代和第二代PCI Express協(xié)議。

串行RapidIO
雖然串行RapidIO協(xié)議與PCI Express一樣也應用于三個層中，但卻分別為物理層、邏輯層和傳輸層。由于 RapidIO和XAUI的應用目標類似，串行RapidIO設計人員因而能重用其現(xiàn)有的XAUI電氣設計方案。賽靈思GT向導可通過串行RapidIO模板支持串行RapidIO PHY。

三速SDI視頻
三速SDI視頻參考設計是基于SMPTE標準之上的。與高速串行收發(fā)器的物理連接是通過差動CML驅動外部線纜驅動器（用于傳輸）或外部適應性接收均衡器來實現(xiàn)的。各標準間常用的串行化協(xié)議非常具體，設計時采用的是FPGA結構。該協(xié)議需要較多的AC耦合電容進行大量的1和0運算。

賽靈思三模以太網(wǎng)
三模以太網(wǎng)MAC是賽靈思實施10/100/1Gb以太網(wǎng)協(xié)議的一種標準。賽靈思提供TEMAC LogiCORE（軟IP）和用于集成模塊的三模以太網(wǎng)封裝（硬IP）。就軟IP而言，1000BASE-X PCS/PMA或SGMII LogiCORE可實現(xiàn)無縫連接。SGMII是支持10/100/1G操作的串行連接標準。

TEMAC封裝即硬TEMAC子塊和GT I/O塊中通常采用的HDL 封裝（1000BASE-X/SGMII已經(jīng)集成于TEMAC）。具體實施細節(jié)請查閱以太網(wǎng)LogiCORE文檔資料。

GT向導支持采用GigE (SGMII/1000Base-X)模板的三模以太網(wǎng)協(xié)議。

總而言之，業(yè)界標準協(xié)議日新月異，差不多每年都會出現(xiàn)一兩種新標準。因此就這點而言，其術語和基礎技術的復雜程度堪比稅法。而對給定協(xié)議的物理層方案了解得越詳細，就越易于確定所要使用的極佳高速串行收發(fā)器向導協(xié)議，從而為設計項目開創(chuàng)一個良好的局面。