系統(tǒng)設(shè)計的主要指標(biāo)：模擬信號通道數(shù)為46路；系統(tǒng)采樣率大于300 Kb／s；量化位數(shù)為8位；頻率響應(yīng)范圍為DC～1 kHz；通道采樣率為100 Hz，200 Hz，400 Hz，500 Hz，800 Hz，1 kHz，2 kHz，4 kHz可選；A／D轉(zhuǎn)換器允許輸入信號的最大幅度為±10 V。

2 系統(tǒng)各部分功能及實現(xiàn)
2．1 信號調(diào)理電路
    信號調(diào)理電路主要完成被測信號的阻抗匹配和電壓變換，設(shè)計時信號調(diào)理電路均采用差分輸入電路形式。針對不同類型的信號，通過調(diào)整電阻阻值即可實現(xiàn)信號的衰減、放大或者阻抗匹配，有利于電路形式的模塊化和標(biāo)準化。信號調(diào)節(jié)電路如圖2所示。

    整個信號調(diào)理電路采用±12 V供電，根據(jù)信號類型將全部模擬信號調(diào)理到合適的范圍內(nèi)，以便充分利用A／D的輸入動態(tài)范圍來實現(xiàn)自適應(yīng)采集。
2．2 采集電路
    采集電路主要包括多路選擇器和A／D轉(zhuǎn)換器等，多路選擇器采用ADG406，通過級聯(lián)可以形成46路模擬信號通道，采用±12 V供電，保證調(diào)理后的信號不失真通過，12根地址線用來控制模擬信號的切換；A／D轉(zhuǎn)換器采用AD7892-1，其具有±10 V的輸入電壓動態(tài)范圍和12位的量化能力，信號輸入范圍設(shè)置為±10 V，控制線用來控制A／D轉(zhuǎn)換器的工作狀態(tài)，并將轉(zhuǎn)換后的12位數(shù)據(jù)全部接入FPGA中進行處理。
2．3 時序控制
    時序控制通過FPGA程序來實現(xiàn)，主要完成多路選擇器的切換，A／D轉(zhuǎn)換器的控制和自適應(yīng)采集邏輯等功能。對于多路選擇器的切換和A／D轉(zhuǎn)換器的控制邏輯，只要注意多路選擇器的開關(guān)穩(wěn)定時間和A／D轉(zhuǎn)換器的采樣時刻即可完成數(shù)據(jù)采集。自適應(yīng)采集就是根據(jù)已知模擬信號的類型自動選擇A／D的轉(zhuǎn)換器輸出碼位來實現(xiàn)的。為了便于對后文的理解，表1給出AD7892-l輸入／輸出對應(yīng)碼表和處理后的碼表。

    前面信號調(diào)理電路根據(jù)模擬信號的類型把信號分別調(diào)理到0～5 V，-5～-O V，-5～+5 V，O～+10 V，-10～-0 V，-10～+10 V等范圍內(nèi)，結(jié)合表1的內(nèi)容即可實現(xiàn)對模擬信號的自適應(yīng)采集，保證信號的采集精度。數(shù)據(jù)自動轉(zhuǎn)換模塊的FPGA程序示例如下：

     
    通過測試驗證，該法是可行的。在不改變?nèi)魏斡布娐返那闆r下，通過FPGA程序可有效實現(xiàn)模擬信號的動態(tài)量化，確保信號的量化精度。通過數(shù)據(jù)處理軟件即可恢復(fù)原始信號，如圖3所示。

3 結(jié)語
    設(shè)計的基于FPGA的多路模擬信號自適應(yīng)采集系統(tǒng)，在有限的量化位數(shù)限制下，充分利用信號調(diào)理電路、A／D轉(zhuǎn)換器的輸入電壓動態(tài)范圍和12位的位寬，在相同的量化位數(shù)下提高了大部分模擬信號的采樣精度，具有一定的參考價值。