隨著通信網絡的發(fā)展，光通信業(yè)務應用廣泛。承載業(yè)務速率的準確判別是電路設計中器件選取及網絡鏈路連接和建立的重要依據。隨著信號數據速率的急劇增加，要求高速信號的獲取精度越來越高，這就需要一種簡單、準確的識別方法。該設計以ADN2817作為核心器件?；謴鸵烟綔y信號，并判決信息的采取，采用單片機讀取判決信息計算并輸識別結果。

2 ADN2817簡介

ADN2817是ADI公司生產的一款可將數據速率從12.3 Mb／s～2.7 Gb／s的NRZ數據流中進行恢復的時鐘恢復和數據重定時反向不歸零器件，可用于光網絡應用中時鐘和數據恢復(CDR)，是ADI公司引腳兼容、連續(xù)可調速率CDR系列擴展的低功耗產品，廣泛應用于SONET OC-1／OC-3／OC-12、以太網、DTV以及WDM異頻雷達收發(fā)機，并適用于固定速率、多速率和連續(xù)調節(jié)速率的數據通信和電信應用。ADN2817的光靈敏度比前一代的CDR產品提高1.5 dB；支持2-Wire、I2C外圍通信；串／并轉換器支持8位并行接口到FPGA或數字ASIC；可提供一半的時鐘速率的雙倍數據速率(DDR)，用于識別輸入信號數據速率的回讀數據速率。

ADN2817還具有以下特點：+3.3 V單電源；功耗低，為650 mW；可編程的LOS監(jiān)測；鎖相環(huán)失敗告警；工作溫度范圍-40℃～+85℃；儲存溫度范圍-65℃～+150℃：小型5 mm×5 mm 32引腳LFCSP芯片級封裝。

3 系統(tǒng)設計

3.1 系統(tǒng)框圖

系統(tǒng)硬件設計主要由光信號探測器、信號放大器、時鐘和數據恢復電路(CDR)、外圍控制電路4部分構成。系統(tǒng)框圖如圖1所示，其中光信號探測器和信號放大器分別完成信號的光電轉化和信號放大，供CDR做數據源；以ADN2817為核心的CDR電路完成對時鐘、數據的恢復和時鐘速率的判別；外圍控制電路通過對ADN2817的讀寫和相應運算獲得信號速率。

輸入光信號經過PIN管接收、O／E轉換后，先經預放實現信號放大，一般輸出PECL電平，再通過PECL-CML電平轉換后，信號輸入至ADN2817。參考時鐘的精度要求在100 ppm以內。

3.2 接口匹配電路

由于ADN2817的輸入電平是CML電平，而經預放的電平是PECL電平，因此，接口之間需要電平轉換，阻抗匹配尤為重要，如圖2所示。

3.3 時鐘數據恢復電路

ADN2817的應用電路如圖3所示，其中，外圍電路包括電源濾波、告警門限調節(jié)、環(huán)路濾波電容。外同電路簡單，無須過多調節(jié)。限幅放大器內部集成功率檢測器，LOS輸出用于指示輸入功率是否跌落到監(jiān)測門限以下。若檢測到低于監(jiān)測門限，則系統(tǒng)指示無光告警。RTH變阻器可調整信號無光告警的監(jiān)測范圍。CF1和CF2引腳間的濾波電容，要求其容量不能超出0.417μF±20％，且絕緣電阻應大于300 MΩ。ADN2817的內部參數通過外接微處理器，經I2C控制口進行配置，輸人數據、輸出數據、輸出時鐘的線路阻抗為50 Ω。另外，ADN2817的背面中心有裸露焊盤供散熱使用，電路板布局時可作熱焊盤，由過孔接地。

4 系統(tǒng)軟件設計

4.1 內存地址分配

ADN2817內置兩個8位受控地址用于讀、寫操作。其地址分配方式及初始化值如圖4所示，讀、寫命令字節(jié)設置如圖5、圖6所示。

4.2 數據讀取及計算方法

當外部單片機控制ADN2817內存時，首先單片機發(fā)送一個通信建立信號，指示后面為數據串。ADN2817以MSB到LSB的順序向單片機輸出數據。單片機接收并判斷數據是否傳送完畢。數據傳送結束后，ADN2817復位等待接收后續(xù)命令。

計算信號的速率：

其中，FREQ[22：0]由FREQ2[6：0](MSB)，FREQ1[7：0]，FREQ0[7：0](LSB)構成；

fDATARATE是信號速率(b／s)；fREFCLK是REFCLK(參考時鐘)頻率(Hz)；SEL_RATE是由CTRLA[7：6]設置，其值根據REFCLK由用戶設定。

4.3 程序設計流程圖

目前單片機C語言開發(fā)比較流行，因此建議使用C語言開發(fā)單片機程序。圖7為信號速率判別程序流程圖。

5 結束語

基于ADN2817的光信號速率自動識別系統(tǒng)精度高、穩(wěn)定可靠，實現小型化、攜帶方便，且功耗低，成本小，穩(wěn)定性高，抗干擾能力強。